System Generator for DSP リファレンス ガイド - Xilinx

DDS Compiler v1_1
ブロック インターフェイス
DDS Compiler v1_1 ブロックには、 次のよ うなポートがあり ます。
• channel (入力) : 4 ビ ッ ト 幅の入力ポー ト で、下位の LogiCORE の A 入力ポー ト の LSB 4 ビッ
トにマップされます。 こ の入力ポー ト では、 現在の入力 (出力) が接続されるチャネルが指定さ
れます。
• data : 時分割のデータ バスです。 こ のポー ト は、 プ ロ グ ラ マブルなオフセ ッ ト 周波数 メ モ リ お
よびプログラマブルな位相オフセット メモリに値を送信するために使用されます。 下位の
LogiCORE の DATA バスにマップされます。
• we : 書き込みイ ネーブルです。 オフセ ッ ト 周波数 メ モ リ と プ ロ グ ラ マブル周波数 メ モ リ のいず
れか、 ま たは両方に対し て書き込みを イ ネーブルに し ます。 どちらのメモリに書き込まれるか
は、 sel ポー ト の値によ って決ま り ます。
• sel : セレク ト ポー ト です。 下位の LogiCORE の A 入力バスの MSB にマップされます。 デー
タ をオフセ ッ ト 周波数 メ モ リ (PINC) に書き込むか、 位相オフセ ッ ト メモリ (POFF) に書き込
むかを選択し ます。 sel が 0 で we が 1 の場合、データはオフセ ッ ト 周波数 メ モ リ に書き込まれ
ます。 sel が 1 で we も 1 の場合、 データは位相オフセ ッ ト メモリに書き込まれます。
• en : ユーザー イネーブルです。 1 の場合、 ブ ロ ッ ク がア ク テ ィ ブにな り ます。 下位の
•
LogiCORE の CE ポー ト にマ ップされます。
rst : 同期 リ セ ッ ト です。 1 の場合、 ブ ロ ッ ク の内部 メ モ リ が リ セ ッ ト さ れます。 下位の
LogiCORE の SCLR (同期ク リ ア) 入力にマ ッ プ さ れます。
• sin : サイ ン出力の値です。 下位の LogiCORE の SINE 出力にマ ッ プ さ れます。
• cos : コサイ ン出力の値です。 下位の LogiCORE の COSINE 出力にマ ッ プ さ れます。
• rdy : アクティブ High で出力データ が準備で き てい る かど う かを示し ます。 出力サンプルが有
効になった こ と を示し ます。
• rfd : アクティブ High でデータが準備できているかど う かを示し ます。 多くのザイ リンクス
LogiCORE に含まれるデータ フ ロー制御信号です。 DDS のコンテンツは、 ほかの LogiCORE
コアと合わせるためだけに提供されます。 このオプションのポートは、 常に VCC に接続され
ます。
• channel (出力) : チャネルのインデックスです。 下位のコアがマルチチャネル用にコンフィギュ
レーシ ョ ン さ れてい る場合に、 どのチ ャ ネルが出力で使用可能なのかを示し ます。 これは、 符
号なしの値にな り ます。 幅は [Basic] タブの [Output frequency array (MHZ)] で指定し たチャ
ネル数で決ま り ます。
System Generator for DSP リファレンス ガイド japan.xilinx.com 97
リリース 9.2.00 2007 年 8 月
R