System Generator for DSP リファレンス ガイド - Xilinx

DAFIR v9_0
System
Generator
ブロック
ザイリンクス LogiCORE
このブロックでは、常にザイ リンクス LogiCORE Distributed Arithmetic FIR Filter コアが使用され
ます。
Simulink モデルはサンプル入力/サンプル出力ベース で動作し ますが、 こ の コ アではオーバーク
ロ ッ ク に よ る シ リ アル演算を使用で き ます。 この場合、レイテンシは追加されますが、フィルタに
必要なハー ド ウ ェ アは削減で き ます。 フィルタ モード と パラ メータの詳細は、 このコアのデータ
シー ト を参照し て く だ さ い。
ザイ リンクス
LogiCORE
DAFIR v9_0 Distributed
Arithmetic FIR
Filter
LogiCORE
バージ ョ ン/
データ シー ト
Spartan Virtex
II、 IIE 3、 3E 3A
System Generator for DSP リファレンス ガイド japan.xilinx.com 95
リリース 9.2.00 2007 年 8 月
3A
DSP
1、 E
II、
II Pro
V9.0 • • • • •
4 5
R