System Generator for DSP リファレンス ガイド - Xilinx

DAFIR v9_0
係数の リ ロー ド
DA FIR フィルタには、係数をリロードするためのポートをオプションで含めることができます。 リ
ロード シーケ ン スが開始 さ れる と 、 フ ィ ル タは新し いデータ入力サンプルを受信する のを停止し、
新しいフ ィルタ係数を受信し始めます。 この新しい係数がすべて書き込まれると、 フィルタは係数
を処理し、 必要な内部データ構造を初期化し ます。 リ ロード に必要な時間は、 フ ィ ルタの長さ と タ
イプによって異なります。 リロード シーケンスが終了する と、 フ ィ ルタはオン ラ イ ン状態に戻 り、
新し い入力データ サンプルの受信を続行します。 リロード シーケンス と フ ィルタの リ ロード時間
の詳細は、 FIR コ アのデータ シー ト を参照し て く だ さ い。 次の図は、 リ ロード シーケンスのタ イ ミ
ング例です。
係数の リ ロー ド 用のオプシ ョ ン ポー ト
coef : 新しいフ ィルタ係数はこのポート を介してブロ ッ クに書き込まれます。 coef ポー ト のビ ッ ト
数や 2 進小数点は、 指定し た係数ビ ッ ト 数 と 係数 2 進小数点 と 同じにな り ます。 このポートは、 入
力ポー ト xn と同じデータ レー ト で駆動さ れる必要があ り ます。
coef_we : coef ポート のデータがブロ ッ クに書き込まれるタ イ ミ ングを制御する書き込みイネーブ
ル信号です。 このポートは、 リ ロード サイ クルが開始し た後に、 新しい係数がフ ィ ルタに書き込ま
れる タ イ ミ ング を決定し ます。 最初の新し い係数は、 ロー ド 信号がアサー ト さ れた後のサ イ ク ルで
フィルタに書き込めるようになります。 このポートは、 入力ポート xn と同じデータ レー ト のブー
ル信号で駆動される必要があ り ます。
load : load ポー ト がアサー ト される と (true になる と)、係数の リ ロ ー ド シーケ ン スが開始 さ れます。
load 信号は 1 サ イ ク ル間送信される必要があ り 、 リ ロー ド シーケンス中の次のアサー ト で、 リ ロー
ド プロセスが再開されます。 このポートは、 入力ポート xn と同じデータ レート のブール信号で駆
動される必要があ り ます。
System Generator for DSP リファレンス ガイド japan.xilinx.com 93
リリース 9.2.00 2007 年 8 月
R