System Generator for DSP リファレンス ガイド - Xilinx

Black Box
レート を生成するために、 1 つのク ロ ッ ク に対し て複数の ク ロ ッ ク イネーブル (1 つのレー ト に 1
つのイ ネーブル) が使用されます。 このクロック イネーブルが、 最適なタイ ミングでハードウェア
の異な る部分をそれぞれ有効に し ます。 各クロッ ク イネーブルのレートは、Simulink のサンプル周
期によ って異な り ます。 クロックの必要な System Generator ブロッ クには、 HDL に少な く と も ク
ロックとクロック イネーブル ポー ト が 1 つずつ記述 さ れます。 クロック レート が複数あるブロ ッ
ク の場合は、 さ ら に多 く の ク ロ ッ ク およびク ロ ッ ク イネーブル ポー ト が含まれます。
ブラック ボッ ク スのク ロ ッ クは、 ほかの System Generator ブロックのクロッ ク と同じよ うに動作
します。 ブラック ボックスの HDL には、 Simulink のサンプル レー ト ごとに別々のク ロ ッ ク ポー
トとクロック イネーブルを含める必要があ り ます。 ブラック ボックスの HDL のクロック ポー ト
とクロック イネーブル ポー ト は、 次の よ う に記述し ます。
• クロックとクロック イ ネーブルはペアで記述する必要があ り ます。 つま り 、 ク ロ ッ ク ご と に対
応する ク ロ ッ ク イ ネーブルが必要です。 ブラック ボックスにクロック ポー ト が 1 つ以上含ま
れるこ と もあり ますが、 各クロッ ク ポー ト を駆動するために使用される ク ロ ッ ク ソースは 1
つだけです。 異なるのは、 ク ロ ッ ク イネーブルのレートだけです。
• クロック名には clk を、 ク ロ ッ ク イネーブル名には ce を含めます。
• クロック イ ネーブルの名前は、 ク ロ ッ ク と 同じ にする必要があ り ますが、clk の部分は ce にし
ます。 たとえば、クロック名が src_clk_1 の場合、 ク ロ ッ ク イネーブルは src_ce_1 にする必要
があ り ます。
クロック ポー ト と ク ロ ッ ク イネーブル ポー ト は、 Black Box ブロッ クのアイコンには表示されま
せん。 最上位レベルの HDL のクロック イネーブル ポー ト を System Generator で表示させるには、
別のイ ネーブル ポー ト を最上位レベルの HDL に追加し、 こ の信号と ク ロ ッ ク イネーブル信号が
AND ゲート を通るよ うに設定します。
System Generator for DSP リファレンス ガイド japan.xilinx.com 63
リリース 9.2.00 2007 年 8 月
R