System Generator for DSP リファレンス ガイド - Xilinx

AddSub
AddSub
ブロック パラ メータ
このブロックは、 [Xilinx Blockset] の [Math] および [Index] ライブラリにリストされています。
ザイ リンクスの AddSub ブ ロ ッ ク は、 加算器 / 減算器です。 処理方法は、 加算か減算
のど ち ら かに指定する こ と も で き ますが、 sub 信号の制御に従っ てダ イ ナ ミ ッ ク に変
更する こ と も で き ます。
ブロッ ク パラ メータのダイアログ ボックスは、 Simulink モデル内のア イ コ ンをダブルク リ ッ クす
る と 表示されます。
[Basic] タブ
[Basic] タブからは、 次のよ うなパラ メータを設定できます。
• [Operation] : ブロッ クを [Addition]、 [Subtraction]、 [Addition or subtraction] に指定し ます。
[Addition or subtraction] をオンにする と、その sub 入力ポー ト の値に よ っ て加算器か減算器に
な り ます。 こ の入力ポー ト は必ずブール信号で駆動されます。 sub 入力が 1 の場合は減算器に
なり、 それ以外の場合は加算器にな り ます。
• [Provide carry-in port] : オンにする と、キャ リーイン ポー ト (cin) が含まれます。 キャ リーイン
ポー ト は、 精度に [User defined] を選択し、 入力の 2 進小数点を 0 に設定し た場合にのみ使用
できます。
• [Provide carry-out port] : オンにする と、キャ リーアウ ト ポー ト (cout) が含まれます。 キャ リー
アウ ト ポー ト は、 精度に [User defined] を選択し、 入力と出力が符号なし (Unsigned) で、 出
力整数ビ ッ ト が x (x = max(整数ビ ッ ト a, 整数ビ ッ ト b)) の場合にのみ使用で き ます。
[Implementation] タブ
[Implementation] タブからは、 次のよ う なパラ メ ータ を設定でき ます。
• [Use behavioral HDL (otherwise use core)] : ビヘイ ビア レベルの HDL 記述が使用 さ れます。
こ れで、 最適化をパフ ォーマン ス重視にする か、 エ リ ア重視にする かをダ ウ ン ス ト リ ームの ロ
ジ ッ ク 合成ツールで柔軟に決定で き ます。
• [Pipeline for maximum performance] : ザイ リンクス LogiCORE は、 内部でパイ プ ラ イ ン接続
して、 スピードを改善できます。 こ のオプシ ョ ン をオンにする と 、 使用可能な最大レ イ テンシ
が内部の コ アのパイ プ ラ イ ン段数 と し て使用さ れます。
このブロックで使用されるその他のパラメータは、 ブロッ クのパラ メータ ダイアログ ボックスの
共通オプシ ョ ンで説明されています。
ザイリンクス LogiCORE
このブロックでは、ビヘイビア レベルの HDL 記述を使用し ない場合、ザ イ リ ン ク ス LogiCORE が
使用されます。
System Generator for DSP リファレンス ガイド japan.xilinx.com 55
リリース 9.2.00 2007 年 8 月
R