System Generator for DSP リファレンス ガイド - Xilinx

R
表 7 : Math ブロッ ク
Memory ブロック
Math ブロック 説明
Mult ザイ リ ンクスの Mult ブ ロ ッ ク は、 乗算器を イ ンプ リ メ ン ト し ます。
このブロックでは、 2 つの入力ポー ト のデータ の積が出力ポー ト に出
力されます。
Negate ザイ リ ンクスの Negate ブ ロ ッ ク では、 入力の論理否定 (2 の補数) が
実行さ れます。 このブロックは、ザイ リンクス LogiCORE または合成
可能な VHDL モジュールと してインプ リ メ ン ト できます。
Reinterpret ザイ リ ンクスの Reinterpret ブ ロ ッ ク は、 入力値に関係な く 、 出力を
強制的に新し いデータ型に し ます。
Relational ザイ リ ンクスの Relational ブロッ クは、 コンパレータをインプリ メン
トします。
Scale ザイ リ ンクスの Scale ブロックでは、 入力が 2 のべき乗でス ケール変
換されます。 べき乗の値は、 正にでも負にでもでき ます。 このブロッ
ク には、 入力が 1 つ と 出力が 1 つあ り ます。 ス ケール変換では、 コ ン
テナ内のビ ッ ト を変更せずに 2 進小数点の位置が移動 さ れます。
Shift ザイ リ ンクスの Shift ブ ロ ッ ク は、 入力信号を左ま たは右にシフ ト し
ます。 出力には、 入力 と 同じ固定小数点の コ ンテナが含まれます。
SineCosine ザイ リ ンクスの SineCosine ブロッ クでは sin(x) と cos(x) のどちらか、
ま たは両方が計算さ れ、 リファレンス サイン波を ROM に格納し ま
す。 ROM の深 さ は、 こ のブ ロ ッ ク の入力ポー ト の幅で定義 さ れます。
Threshold ザイ リ ンクスの Threshold ブ ロ ッ ク では、 入力数の符号がテ ス ト さ れ
ます。 入力数が負の場合、 ブ ロ ッ ク の出力は -1 にな り、 それ以外の場
合は出力は 1 にな り ます。 出力は 2 ビ ッ ト の長さ の符号付き固定小数
点整数です。 ブ ロ ッ ク には、 入力 と 出力が 1 つずつ含まれます。
表 8 : Memory ブロッ ク
Memory ブロック 説明
Addressable Shift
Register
ザイ リ ンクスの Addressable Shift Register ブ ロ ッ ク は、可変長シフ ト
レ ジ ス タ で、 遅延チェーンのどのレ ジ ス タ で も呼び出し て、 出力デー
タ ポー ト に駆動で き ます。
Delay Delay ブロッ クは、 L サ イ ク ルの固定遅延を イ ンプ リ メ ン ト し ます。
Dual Port RAM ザイ リ ンクスの Dual Port RAM ブロックは、 ランダム アクセス メモ
リ (RAM) をインプリ メント します。 デュアル ポー ト を使用する と 、
複数のデータ幅を使用し て異な る サンプル レート でメモ リ空間に同
時にア ク セスでき ます。
42 japan.xilinx.com System Generator for DSP リファレンス ガイ ド
リリース 9.2.00 2007 年 8 月