System Generator for DSP リファレンス ガイド - Xilinx

R
XtremeDSP ADC
モデルでハー ド ウ ェ ア協調シ ミ ュ レーシ ョ ン を実行する場合に、 System
Generator コンポーネントを Nallatech 社製 BenAdda ボード の 2 つのアナログ
入力チ ャ ネルに接続で き る よ う に し ます。 ADC1 と ADC2 があ り、 それぞれア
ナログ入力チャネル 1 と 2 に接続し ます。
Simulink では、このブロ ッ クは Register ブ ロ ッ ク を駆動する Gateway In ブロッ
ク を使用し てモデル化されています。 倍精度信号が入力 と し て受信さ れ、2 進小数点位置が 13 の符
号付き 14 ビ ッ ト のザ イ リ ン ク ス固定小数点信号が出力 と し て生成 さ れます。
ハー ド ウ ェ アでは、 ADC ブロックの出力で駆動されるコンポーネン トは、 BenAdda ボード上にあ
る 2 つの 14 ビッ ト AD6644 AD コンバータ デバ イ ス のいずれかで駆動 さ れます。 ADC ブロック
を使用する System Generator モデルがハード ウ ェアに変換される と、ADC ブロッ クはモデル HDL
の最上位の入力ポー ト に変換されます。 ポー ト が ADC コンポーネントにより正しく駆動されるよ
う に、 適切なピ ン配置制約が BenAdda 制約フ ァ イルに追加 さ れます。
ハー ド ウ ェ ア協調シ ミ ュ レーシ ョ ン モデルに ADC ブロックが含まれる場合は、 フ リーランニング
ク ロ ッ ク を使用する必要があ り ます。 ま た、 プ ロ グ ラ ム可能な ク ロ ッ ク スピードは 64MHz 以下に
設定する必要があ り ます。
ブロック パラ メータ
データ シー ト
ブロッ クのパラ メータ ダイアログ ボックスは、 Simulink モデル内でブロ ッ ク をダブルク リ ッ クす
る と 表示されます。
ADC ブロッ クのパラ メータを次に示します。
• [Sample Period] : ブ ロ ッ ク のサンプル周期を指定し ます。
AD6644 デバイ スのデータ シー ト は、 XtremeDSP 開発キ ッ ト の イ ン ス ト ール ディレク ト リに含ま
れています。 Nallatech 社製 FUSE ソフトウェアが含まれる FUSE デ ィ レ ク ト リ が存在する場合は、
データ シー ト は次の場所にあ り ます。
FUSE\XtremeDSP Development Kit\Docs\Datasheets\ADC ad6644.pdf
414 japan.xilinx.com System Generator for DSP リファレンス ガイ ド
リリース 9.2.00 2007 年 8 月