System Generator for DSP リファレンス ガイド - Xilinx

R
表 6 : Index ブロッ ク
Index ブロック 説明
System Generator System Generator ブ ロ ッ ク は、 シ ス テム制御およびシ ミ ュ レーシ ョ ン
パ ラ メ ータ を提供し、 コー ド ジ ェ ネレータ を起動する ために使用さ
れます。 ザイ リンクス ブロックセッ トからのエレメン ト を含む
Simulink モデルには、 System Generator ブロッ クが最低 1 つは含ま
れます。 System Generator ブ ロ ッ ク をモデルに追加する と 、 コー ド の
生成およびシ ミ ュ レーシ ョ ンの処理方法を指定で き る よ う にな り ま
す。
Threshold ザイ リ ンクスの Threshold ブ ロ ッ ク では、 入力数の符号がテ ス ト さ れ
ます。 入力数が負の場合、 ブ ロ ッ ク の出力は -1 にな り、 それ以外の場
合は出力は 1 にな り ます。 出力は 2 ビ ッ ト の長さ の符号付き固定小数
点整数です。 ブ ロ ッ ク には、 入力 と 出力が 1 つずつ含まれます。
Time Division
Demultiplexer
Time Division
Multiplexer
ザイ リ ンクスの Time Division Demultiplexer ブロッ クは、 シリアル
入力をそれよ り 遅いレー ト の複数の出力に し ます。
ザイ リ ンクスの Time Division Multiplexer ブロッ クは、入力ポートの
値を 1 つの高速レー ト の出力ス ト リ ームに多重化し ます。
To FIFO ザイ リ ンクス To FIFO ブロッ クは、First-In First-Out (FIFO) のメモリ
キ ューの前半分を イ ンプ リ メ ン ト し ます。
To Register ザイ リ ンクスの To Register ブロッ クは、1 サンプル周期のレイテンシ
を含む D フリ ップフロップ ベースのレジス タ の前半部分を イ ンプ リ
メントします。 レ ジ ス タは、 複数デザ イ ン ま たは 1 つのデザイ ンの複
数セク シ ョ ンで共有でき ます。
Toolbar ザイ リ ンクスの Toolbar ブ ロ ッ ク を使用する と 、 System Generator の
複数の便利なユーテ ィ リ テ ィ に素早 く ア ク セスで き ます。 Toolbar ブ
ロックは、Simulink の拡大/縮小表示を簡単に し、 新し い自動レ イ ア
ウトや Simulink モデルへの配線機能を追加し ます。
Up Sample ザイ リ ンクスの Up Sample ブロックは、 ブロックが配置された箇所
のサンプル レー ト を増加する ために使用し ます。 出力サンプル周期
は、 1/n にな り ます (1 が入力サンプル周期、 n はサンプ リ ング レー ト
)。
Viterbi Decoder v5_0 たたみ込みエン コーダでエン コー ド さ れたデータは、 ザ イ リ ン ク ス の
Viterbi Decoder ブロックを使用してデコードできます。
Viterbi Decoder v6_0 たたみ込みエン コーダでエン コー ド さ れたデータは、 ザ イ リ ン ク ス の
Viterbi Decoder ブロックを使用してデコードできます。
WaveScope System Generator の WaveScope ブロッ クは、 高度な機能を備えた使
いやすい波形ビ ューアで、 System Generator デザ イ ンの解析およびデ
バ ッ グに使用し ます。
40 japan.xilinx.com System Generator for DSP リファレンス ガイ ド
リリース 9.2.00 2007 年 8 月