System Generator for DSP リファレンス ガイド - Xilinx

R
入力
出力
3 つの信号インターフェイスを次に示します。
• reim : 各ベ ク タ の、 イ ン ター リ ーブ さ れた実サンプル (I) および虚サンプル (Q) のス ト リーム。
信号で示される よ う に、 各ベク タは複数回伝送さ れる可能性があ り ます。
• fd : 各ベク タ フレームの開始を示します。
• rd : 各ベク タ反復の開始を示し ます。
次の図に、 3 エレ メン トのベクタが 3 × 3 マ ト リ ッ ク スでの乗算の前はどの よ う に表さ れる かを示
します。 ベクタは 3 回 (マト リックス行ごとに 1 回) 反復する ため、乗算ロ ジ ッ ク が簡略化 さ れます。
入力データは in_fd、 in_rd、 および in_reim ポー ト に示されます。 入力時にはベク タ を反復する必
要はないため、 in_rd signal は無視され、 最初の 2 つの MT サンプルのみが使用されます。 たとえ
ば、 MT=2 チャネルでは次のよ うになり ます。
出力データは out_fd、 out_rd、および out_reim ポー ト に示されます。 データは、 フ レーム全体で反
復されます。 たとえば、MR=3 チャネルでは次のよ うになり ます。
396 japan.xilinx.com System Generator for DSP リファレンス ガイ ド
リリース 9.2.00 2007 年 8 月