System Generator for DSP リファレンス ガイド - Xilinx

Mealy State Machine
例
ミーリ マシンを設計し て、 シ リ アル ス トリームのビットの 1011 と い う パターン を認識させる場合
を考えて見ます。 ス テー ト 遷移図およびこ れに対応する遷移表は次の よ う にな り ます。
表には、 現在のス テー ト および入力を基に し た、 次のス テー ト および出力が リ ス ト さ れています。
たとえば、現在のステートが 3 で 入力が 1 の場合は、次のステー ト は 1 および出力は 1 となり、正
しいシーケンスが示されています。
Mealy State Machine ブ ロ ッ ク は、 上記の次のス テー ト /出力の表よ り 得られる、 次のス テー ト と 出
力マ ト リ ッ ク スでコ ンフ ィ ギュ レーシ ョ ン されます。 これらのマト リ ッ クスは、 次のよ うに構成さ
れています。
System Generator for DSP リファレンス ガイド japan.xilinx.com 387
リリース 9.2.00 2007 年 8 月
R