System Generator for DSP リファレンス ガイド - Xilinx

R
Interpolation Filter
積和ベースの FIR フ ィ ルタ を イ ンプ リ メ ン ト し、ユーザーが選択可能な イ ン ターポ
レーシ ョ ンを実行します。 n-tap フ ィ ルタ には、 専用乗算器 1 つとデュアル ポー ト
ブロック RAM 1 つが使用されます。 このフィルタ コンフィギュレーションでは、
1 つのブロ ッ ク RAM に係数およびデータ サンプルを格納する循環 RAM バッファ
の手法が示されます。 このフィルタを使用すると、 インターポレーショ ン係数を
ユーザーが選択でき ます。 Virtex FPGA ファミ リ (および Virtex フ ァ ミ リ の派生デ
バイス) では、 高速で小型の加算器、 乗算器、 および柔軟な メ モ リ アーキテ ク チャ を構築する ため
の専用回路が提供されます。 フィルタ デザインではこれらのシリ コンの特性が活用され、 小型でリ
ソース効率のよいデザインがインプリ メン ト されます。
このフィルタ リファレンス ブロックには、インプリ メンテーションの説明が提供されています。こ
の説明は、モデル内でブロ ッ ク を右ク リ ッ ク し て [マスクブロックのモデル表示] をク リ ックすると
表示されます。
ブロック パラ メータ
参考資料
ブロッ クのパラ メータ ダイアログ ボックスは、 Simulink モデル内でブロ ッ ク をダブルク リ ッ クす
る と 表示されます。
パラ メータは次のとおりです。
• [Input Data Bit Width] : 入力サンプルの幅
• [Input Data Binary Point] : 入力の 2 進小数点の位置
• [Coefficients] : フ ィ ル タの係数を指定し ます。 タ ッ プ数は、 係数ベク タ のサ イ ズか ら推論さ れ
ます。
• [Number of bits per Coefficient] : 各係数のビ ッ ト 幅
• [Binary Point per Coefficient] : 各係数の 2 進小数点の位置
• [Interpolation Factor] : フィルタのインターポレーション レー ト を選択し ます (2 ~ 10)。
• [Sample Period] : 入力のサンプル周期
J. Hwang、 J. Ballagh、 『Building Custom FIR Filters Using System Generator』、 12th International
Field-Programmable Logic and Applications Conference (FPL) (2002 年 9 月、 モンペ リ エ (フラン
ス) にて開催)、 LNCS (Lecture Notes in Computer Science) Vol. 2438
384 japan.xilinx.com System Generator for DSP リファレンス ガイ ド
リリース 9.2.00 2007 年 8 月