System Generator for DSP リファレンス ガイド - Xilinx

CIC Filter
R
このフィルタはマルチレート フィルタで、デジタル システムにおけるサンプル レー
ト の大幅な変化の検出に使用さ れます。 デシ メーシ ョ ン構造、 イ ンターポレーシ ョ ン
構造の両方がサポー ト さ れます。 CIC フ ィ ルタ には乗算器が含まれず、 加算器、 減算
器、 およびレ ジ ス タ のみが含まれます。 通常は、 信号の帯域幅よ り も シ ス テムのサン
プルレー ト がかな り 大きい場合のよ う に、 サンプル レート が非常に大きなアプ リ
ケーシ ョ ンで使用されます。 このフィルタは、 デジタル ダウン コンバータおよびデジタル アップ
コ ンバータ で頻繁に使用されます。
このフィルタ リファレンス ブロックには、インプリ メンテーションの説明が提供されています。こ
の説明は、モデル内でブロ ッ ク を右ク リ ッ ク し て [マスクブロックのモデル表示] をク リ ックすると
表示されます。
ブロック インターフェイス
CIC ブロックには次のシングル データ入力ポー ト およびデータ出力ポー ト があ り ます。
• xn : データ入力ポー ト 。 1 ~ 128 ビッ ト。
• yn : データ出力ポー ト
CIC フ ィ ル タ の基本的な構成要素は、 積分器 と く し形フ ィ ル タ です。 1 つの積分器は、 次の伝達関
数を使用する シングル ポールの IIR フィルタです。
H(z) = (1 - z-1 ) -1
積分器の直結フ ィ ー ド バ ッ ク 係数は、 y[n] = y[n-1] + x[n] です。
1 つの く し形フ ィ ル タは、 次の式で表現される奇数対称の FIR フィルタです。
y[n] = x[n] - x[n - RM]
ここで M は、 ブロ ッ ク パ ラ メ ータ で選択 さ れた差動遅延、 R は選択された整数レー ト の変更係数
です。 くし形フィルタ 1 段の伝達関数は次の と お り です。
H(z) = 1 -z-RM 次の 2 つの図に見られる よ う に、 CIC フィルタでは N 個の積分器セ ク シ ョ ンが N 個の く し形セク
ションにカスケード接続されます。 積分器構造および く し形構造がレー ト の変化の影響を受けない
ように、セクション間には Up Sample や Down Sample などのレート変更ブロッ クが挿入されま
す。 インターポレータでは、Up Sample ブロックによ り、値が 0 のサンプルが R-1 個、 く し形セ ク
ションの出力の連続したサンプルの間に挿入され、 レートが R 倍にな り ます。 デシ メータでは、
Down Sample ブ ロ ッ ク に よ り 、最後の積分器段か ら出力のサブサンプルが削除 さ れ、サンプル レー
トが 1/R にな り ます。
372 japan.xilinx.com System Generator for DSP リファレンス ガイ ド
リリース 9.2.00 2007 年 8 月