System Generator for DSP リファレンス ガイド - Xilinx

R
4n-tap MAC FIR Filter
積和ベースの FIR フィルタをインプリ メントします。 n-tap、 2n-tap、 4n-tap フィ
ルタでは、 それぞれ 1 つ、 2 つ、 および 4 つの Virtex-II 専用乗算器が使用さ れま
す。 これら 3 とおりのフィルタ コンフィギュレーションにより、フィルタのスルー
プッ ト とデバイスのリ ソース使用のト レードオフが示されます。 Virtex FPGA
ファ ミ リ (および Virtex フ ァ ミ リ の派生デバイ ス) では、 高速で小型の加算器、 乗
算器、 および柔軟な メ モ リ アーキテ ク チャ を構築する ための専用回路が提供さ れ
ます。 フィルタ デザイ ンではこれらのシ リ コ ンの特性が活用され、小型で リ ソース
効率の よ いデザ イ ンが イ ンプ リ メ ン ト さ れます。
このフィルタ リファレンス ブロックには、インプリ メンテーションの説明が提供されています。こ
の説明は、モデル内でブロ ッ ク を右ク リ ッ ク し て [マスクブロックのモデル表示] をク リ ックすると
表示されます。
ブロック パラ メータ
参考資料
ブロッ クのパラ メータ ダイアログ ボックスは、 Simulink モデル内でブロ ッ ク をダブルク リ ッ クす
る と 表示されます。
パラ メータは次のとおりです。
• [Coefficients] : フ ィ ル タの係数を指定し ます。 タ ッ プ数は、 係数ベク タ のサ イ ズか ら推論さ れ
ます。
• [Number of Bits per Coefficient] : 各係数のビ ッ ト 幅
• [Binary Point for Coefficient] : 各係数の 2 進小数点の位置
• [Number of Bits per Input Sample] : 入力サンプルの幅
• [Binary Point for Input Samples] : 入力の 2 進小数点の位置
• [Input Sample Period] : 入力のサンプル周期
J. Hwang、 J. Ballagh、 『Building Custom FIR Filters Using System Generator』、 12th International
Field-Programmable Logic and Applications Conference (FPL) (2002 年 9 月、 モンペ リ エ (フラン
ス) にて開催)、 LNCS (Lecture Notes in Computer Science) Vol. 2438
368 japan.xilinx.com System Generator for DSP リファレンス ガイ ド
リリース 9.2.00 2007 年 8 月