System Generator for DSP リファレンス ガイド - Xilinx

R
表 6 : Index ブロッ ク
Index ブロック 説明
Indeterminate Probe ザイ リ ンクスの Indeterminate Probe ブ ロ ッ ク の出力は、 入力データ
が不定値 (MATLAB 値が NaN) かど うかを示します。 不定データは、
VHDL の不定データ値を表す X に相当し ます。
Interleaver
Deinterleaver v4_0
Interleaver
Deinterleaver v5_0
ザイ リ ンクスの Interleaver/Deinterleaver ブロッ クは、 インターリー
バまたはデインターリーバをインプリ メ ン ト します。 インターリーバ
は、 1:1 の確定的な方法でシンボルのシーケ ン ス順序を並び替え るデ
バイスです。 デイ ン ター リ ーバは、 こ の並び替え ら れたシーケン ス を
再び格納するデバイ スです。
ザイ リ ンクスの Interleaver/Deinterleaver ブロッ クは、 インターリー
バまたはデインターリーバをインプリ メ ン ト します。 インターリーバ
は、 1:1 の確定的な方法でシンボルのシーケ ン ス順序を並び替え るデ
バイスです。 デイ ン ター リ ーバは、 こ の並び替え ら れたシーケン ス を
再び格納するデバイ スです。
Inverter ザイ リ ンクスの Inverter ブ ロ ッ ク では、 固定小数点型の論理コ ンポー
ネン ト がビ ッ ト 単位で計算さ れます。 こ のブ ロ ッ ク は、 合成可能な
VHDL モジュールと してインプ リ メ ン ト されます。
JTAG Co-Simulation JTAG Co-Simulation ブ ロ ッ ク を使用する と 、 JTAG とパラレル ケー
ブル IV またはプラ ッ ト フォーム USB を使用したハード ウ ェア協調シ
ミ ュ レーシ ョ ン を実行で き ます。 このブロックのインターフェイス
は、 広 く 普及し ている JTAG を活用して System Generator の
Hardware in the Loop シ ミ ュ レーシ ョ ンをほかのさ まざまな FPGA プ
ラ ッ ト フ ォームに拡張し ています。
LFSR ザイ リ ンクスの LFSR ブロッ クは、 LFSR (Linear Feedback Shift
Register) をインプリ メント します。 このブロックでは、 XOR または
XNOR のいずれかを使用し てガ ロ アおよびフ ィ ボナ ッ チ構造の両方
がサポー ト さ れる ほか、 リ ロー ド 可能な入力を使用し て、 レ ジ ス タ の
値をいつで も変更で き ます。 LFSR の出力と リ ロード可能な入力は、
シリアル ポー ト またはパラ レル ポー ト のいずれかでコ ンフ ィ ギュ
レーシ ョ ンできます。
Logical ザイ リ ンクスの Logical ブロッ クでは、 2、 3、 または 4 つの固定小数
点の値のビ ッ ト 単位の論理演算が実行さ れます。 オペラ ン ド には、 2
進小数点の位置を揃え る ため、 必要に応じ て 0 がパデ ィ ング された
り 、 符号が拡張さ れた り し ます。 こ れら の値で論理演算が実行さ れ、
結果が出力ポー ト に送信されます。
MCode ザイ リ ンクスの MCode ブロッ クは、Simulink でユーザーの提供する
MATLAB 関数を実行する ための コ ンテナです。 M 関数の名前はブ
ロックのパラメータから指定します。 このブロックは、 M コード を実
行して Simulink のシ ミ ュ レーシ ョ ン中にブ ロ ッ ク の出力を計算し ま
す。 同じ コー ド は、 ハー ド ウ ェ アが生成さ れる と き に、 同等のビヘイ
ビア レベルの VHDL/Verilog に直接変換さ れます。
MicroBlaze Processor このブロックは廃止されています。 EDK Processor ブロッ クを使用し
てください。
36 japan.xilinx.com System Generator for DSP リファレンス ガイ ド
リリース 9.2.00 2007 年 8 月