System Generator for DSP リファレンス ガイド - Xilinx

ブロックセッ ト ラ イ ブ ラ リ の構造
表 6 : Index ブロッ ク
Index ブロック 説明
FFT v3_2 ザイ リ ンクスの FFT v3_2 ブロックは、 Virtex4、 Virtex-II、 Virtex-II
Pro、 Spartan-3 デバイ スでのみサポー ト さ れます。 この FFT では、 離
散フーリ エ変換 (DFT) を計算する効率的なアルゴ リ ズムが イ ンプ リ
メントされます。
FFT v4_1 ザイ リ ンクスの FFT v4_1 ブロックは、 Virtex-5、 Virtex4、 Virtex-II、
Virtex-II Pro、 Spartan-3、 Spartan-3E、 Spartan-3A デバ イ ス でのみサ
ポー ト されます。 この FFT では、 離散フー リ エ変換 (DFT) を計算す
る効率的なアルゴ リ ズムが イ ンプ リ メ ン ト さ れます。
FIFO ザイ リ ンクスの FIFO ブロックは、 FIFO メモリ キューをインプリ メ
ントします。
FIR Compiler v1_0 ザイ リ ンクス FIR Compiler v1_0 ブロックは、 高速 MAC ベース の
FIR フィルタをインプリメントします。 こ のブ ロ ッ ク は、 入力データ
のス ト リームを受信し、 フ ィルタのコンフ ィギュレーシ ョ ンに応じて
フ ィ ルタ処理し た結果を、 固定の遅延で出力し ます。
FIR Compiler v2_0 ザイ リ ンクス FIR Compiler v2_0 ブロックは、 高速 MAC ベース の
FIR フィルタをインプリメントします。 こ のブ ロ ッ ク は、 入力データ
のス ト リームを受信し、 フ ィルタのコンフ ィギュレーシ ョ ンに応じて
フ ィ ルタ処理し た結果を、 固定の遅延で出力し ます。
FIR Compiler v3_0 ザイ リ ンクス FIR Compiler v3_0 ブロックは、 高速 MAC ベース の
FIR フィルタをインプリメントします。 こ のブ ロ ッ ク は、 入力データ
のス ト リームを受信し、 フ ィルタのコンフ ィギュレーシ ョ ンに応じて
フ ィ ルタ処理し た結果を、 固定の遅延で出力し ます。
FIR Compiler v3_1 ザイ リ ンクス FIR Compiler v3_1 ブロックは、 高速 MAC ベース の
FIR フィルタをインプリメントします。 こ のブ ロ ッ ク は、 入力データ
のス ト リームを受信し、 フ ィルタのコンフ ィギュレーシ ョ ンに応じて
フ ィ ルタ処理し た結果を、 固定の遅延で出力し ます。
From FIFO ザイ リ ンクスの FIFO ブロックは、 FIFO メモリ キューをインプリ メ
ントします。
From Register ザイ リ ンクス From Register ブロッ クは、 D フリ ップフロップ ベース
のレ ジ ス タ の後半分を イ ンプ リ メ ン ト し ます。 物理的なレジスタは、
2 つのデザイ ンまたは同じデザイ ンの 2 箇所で共有で き ます。
Gateway In ザイ リ ンクスの Gateway In ブロッ クは、 Simulink デザイ ンのザイ リ
ン ク ス部分への入力に使用し ます。 このブロックは、 Simulink の整
数、 ダブル データ、 固定小数点な どのデータ型を System Generator
の固定小数点型に変換し ます。 各ブロ ッ クでは、 System Generator で
生成さ れた HDL デザ イ ンの最上位入力ポー ト を定義し ます。
Gateway Out ザイ リ ンクスの Gateway Out ブロッ クは、 Simulink デザイ ンのザイ
リ ン ク ス部か ら の出力に使用し ます。 このブロックでは、 System
Generator の固定小数点型のデータ が Simulink のダブル データ型に
変換さ れます。
System Generator for DSP リファレンス ガイド japan.xilinx.com 35
リリース 9.2.00 2007 年 8 月
R