System Generator for DSP リファレンス ガイド - Xilinx

Viterbi Decoder v5_0
Viterbi Decoder v5_0
このブロックは、[Xilinx Blockset] の [Communication] および [Index] ライブラリにリストされて
います。
たたみ込みエン コーダでエン コー ド さ れたデータは、 ザ イ リ ン ク スの Viterbi
Decoder ブロックを使用してデコードできます。
デコード プロセスには、 2 段階あ り ます。 最初の段階では、 すべてのデータ入力
の組み合わせに対し て入力データ の コ ス ト を計算し ます。 コ ス ト の決定には、 ハ
ミング手法またはユークリッド手法を使用できます。 2 つ目の段階では、 ト レ リ
ス線図を ト レースバッ ク し、 最適なパスを決定します。 トレリス線図のトレース長は、[Traceback
length] パ ラ メ ータ で指定で き ます。
こ のデコーダでは、 最適なたたみ込み符号を使用し た場合、 エ ラー レー ト が最小にな り ます。 エン
コー ド する たたみ込み符号は、 デコー ド する たたみ込み符号 と 同じ にする必要があ り ます。
制約長
ブロック インターフェイス
1/2 レート (8 進数) の場合
の最適なたたみ込み符号
1/3 レート (8 進数) の場合の
最適なたたみ込み符号
3 [7 5] [7 7 5]
4 [17 13] [17 13 15]
5 [37 33] [37 33 25]
6 [57 65] [57 65 71]
7 [117 127] [117 127 155]
8 [357 233] [357 233 251]
9 [755 633] [755 633 447]
Viterbi Decoder ブロックでは、 1/2 ~ 1/7 のレート がサポート され、 din1 ~ din7 という名前の入
力ポー ト が 2 ~ 7 個表示されます。 ハー ド コーディ ングするには、各データ入力を 1 ビッ ト幅にす
る必要があ り ます。 ソフト コーデ ィ ングの場合は、 ビ ッ ト 幅は 3 ~ 8 ビッ トにできます。 vin ポー
トは、din ポー ト の値が有効であ る こ と 示し ます。 外部パン ク チ ャ リ ングを使用する場合は、デコー
ダのレート によって、 最大で 7 個の erase ポー ト が使用で き る よ う にな り ます。 erase ピンが High
にな る と 、 対応するデータ ピ ンがゼ ロ記号 と し て処理されます。 制約長 と ト レースバ ッ ク 長を指定
する と、 ブロ ッ クをデュアル デコーダ (たたみ込み符号 2 つで、 出力レー ト 2 つ) として使用でき
System Generator for DSP リファレンス ガイド japan.xilinx.com 339
リリース 9.2.00 2007 年 8 月
R