System Generator for DSP リファレンス ガイド - Xilinx

Up Sample
Up Sample
このブロックは、 [Xilinx Blockset] の [Basic Elements] ライブラリと [Index] ライブラリにリスト
されています。
ザイ リ ンクスの Up Sample ブロッ クは、 ブロッ クが配置された箇所のサンプル レー
ト を増加する ために使用し ます。 出力サンプル周期は、 1/n にな り ます (1 が入力サン
プル周期、 n はサンプ リ ング レート )。
入力信号は、 ア ッ プサンプ リ ング さ れます。 これに よ り 、 入力サンプル フレーム内
で、 1 入力サンプルは n 回出力さ れるか (サンプルがコピーされた場合)、 0 の数 (n-1) 個で 1 回出
力されます (0 がパディ ング された場合)。
ハード ウ ェ アには、 Up Sample ブロックは 2 つのいずれかの方法で イ ンプ リ メ ン ト されます。 ブ
ロックのパラメータ ダイアログ ボックスで [Copy samples] をオンにする と、 Din ポー ト が直接
Dout に接続され、 ハードウェアは拡張されません。 0 がパディ ング される よ う にする と、 入力サン
プルと挿入された 0 を切り替えるのに MUX が使用されます。 次の図は、0 がパディ ング された Up
Sample ブ ロ ッ ク の回路図を示し ています。
ブロック インターフェイス
このブロックは、Src_CE と Dest_CE の 2 つの ク ロ ッ ク イ ネーブル信号を受信し ます。 Src_CE は
入力データ ス トリーム レー ト に対応したク ロ ッ ク イネーブル信号で、 Dest_CE は出力データ ス ト
リーム レー ト に対応し た よ り 高速な ク ロ ッ ク イ ネーブル信号です。 回路図では、 MUX にフ リ ップ
フロップを 1 つ追加し ています。 フ リップフロップを付けると Src_CE のタイ ミ ングが調整できる
ので、 MUX は入力サンプル周期の開始時にデータ入力サンプルに切 り 替え、 最初の入力サンプル
後に定数 0 に切 り 替え ます。 回路図には、 Din から Dout までの組み合わせパスが含まれているの
で、 0 をパディ ングするよ う に設定された Up Sample ブロッ クの後には、 可能であれば、 レジスタ
を付ける よ う にして く ださい。
System Generator for DSP リファレンス ガイド japan.xilinx.com 337
リリース 9.2.00 2007 年 8 月
R