System Generator for DSP リファレンス ガイド - Xilinx

R
♦ [Pipeline stages] : ブロ ッ クの入力ポー ト からのレ イ テンシ情報が表示されます。 表示さ れ
たパイプラ イン段数は、 FFT、 RS Encoder/Decoder、 Viterbi Decoder などの一部のハイ
レベルなブ ロ ッ ク では正確でない こ と があ り ます。 こ の場合、 表示さ れるパイ プ ラ イ ン段
数は、 ブ ロ ッ ク に入力か ら出力への組み合わせパス を含め る かど う かを決定する ために使
用でき ます。 たとえば、次の図の Up Sample ブ ロ ッ ク は、 入力か ら出力に組み合わせパス
が含まれるこ とを示しています。
♦ [HDL port names] : ブロッ クのネッ ト リ ス ト エンティティに対応する HDL の入力ポー ト
名 と 出力ポー ト 名を表示し ます。
324 japan.xilinx.com System Generator for DSP リファレンス ガイ ド
リリース 9.2.00 2007 年 8 月