System Generator for DSP リファレンス ガイド - Xilinx

R
Virtex、 Virtex-E、 および Spartan-II FPGA ファミ リでは、[Read after write] のみサポー ト されま
す。 Virtex-II、 Virtex-II Pro、 Spartan-3、 Spartan-3A DSP、 Virtex-4、 Virtex-5 では、 すべてのモー
ドがサポート されます。
ハー ド ウ ェ アの注意点
LogiCORE の分散 メ モ リ でサポー ト されるのは、 [Read before write] モー ド のみです。 Single Port
RAM ブロッ クでは、指定したレイテンシが 0 よ り 大き い場合、書き込みモー ド を [Read after write]
に設定し た分散 メ モ リ も サポー ト さ れます。 ただ し、 分散 メ モ リ で [Read after write] モード にする
には、 余分なハード ウ ェア リソース (書き込み中にデータをラ ッチするために、 分散メモリの出力
に MUX を付けるなど) が必要にな り ます。
Virtex-4、 Virtex-5、 Spartan3A DSP デバイ スにシングル ポー ト ROM ブロックをインプリ メン ト
する場合は、 次の設定を し てお く と 、 最速の タ イ ミ ング パフ ォーマン ス を達成で き ます。
• [Provide reset port for output register] をオフにします。
• [Depth] には、 16,384 未満の値を指定し ます。
• [Latency] は 2 またはそれ以上の値に設定し ます。
ザイリンクス LogiCORE
このブロックでは、常にザイ リンクス LogiCORE の Single Port Block Memory または Distributed
Memory が使用されます。
ブロック メ モ リ の場合、 ア ド レ ス幅は ceil(log2(d)) と 同じにする必要があ り ます。 d は、 メ モ リ の
深さを示しています。 このブロック メモリの最大のデータ ワー ド 幅は、 指定し た深さ にな り 、 最大
の深さは、 ターゲ ッ ト にし たデバイ ス ファミ リによって異なります。 次の表は、 ブロ ッ ク メモリの
深さ別に、 最大データ ワード幅をそれぞれ示しています。
316 japan.xilinx.com System Generator for DSP リファレンス ガイ ド
リリース 9.2.00 2007 年 8 月