System Generator for DSP リファレンス ガイド - Xilinx

System
Generator
ブロック
R
以外の場合、 値は 1/4 波長 と し て格納さ れます。 分散 ROM インプリ メンテーションのレイテンシ
は、 入力幅、 パイ プ ラ イ ン、 選択し た レ イ テンシに よ っ て決ま り ます。
入力幅
ブロック ROM インプリ メンテーションの最小パイプライン数は 1 なので、最小レイテンシは 1 に
なります。 ブロック ROM の最大レ イ テンシ も 1 ですが、 次の表の例外は除き ます。
ザイリンクス LogiCORE
分散 ROM を使用した場合
のレ ンテンシの範囲
3-6 1-2
7-8 1-4
9-10 1-5
入力幅 出力幅
ブロック ROM を使用した
場合のレ イ テ ンシ
10 よ り大きい 16 よ り大きい 2
10 4 よ り大きい 2
9 よ り大きい 8 よ り大きい 2
このブロックでは、 次のザイ リンクス LogiCORE SineCosine コアが使用されます。
ザイ リンクス
LogiCORE
LogiCORE
バージ ョ ン/
データ シー ト
Spartan Virtex
II、 IIE 3、 3E 3A
312 japan.xilinx.com System Generator for DSP リファレンス ガイ ド
リリース 9.2.00 2007 年 8 月
3A
DSP
1、 E
II、
II Pro
SineCosine Sine Cosine V5.0 • • • • •
4 5