System Generator for DSP リファレンス ガイド - Xilinx

R
Shared Memory
このブロックは、[Xilinx Blockset] の [Shared Memory] および [Index] ライブラリにリストされて
います。
ザイ リ ンクスの Shared Memory ブロッ クは、 複数のデザインや
1 つのデザイ ンの選択し た箇所で共有でき る ラ ンダム アクセス
メモリ (RAM) をインプリ メント します。
Shared Memory ブロックは、 その名前で識別されます。 図の
Shared Memory ブロッ クには、 Bar と い う 名前が付いています。
この Bar のイ ン ス タ ン ス同士は、 同じ モデル内にあろ う が、 別の
モデルにあろ う が、MATLAB の別のイ ン ス タ ン スであって も、同
じメモリ空間を共有します。 System Generator のハード ウ ェア協調シ ミ ュ レーシ ョ ン インター
フェイスでは、 Shared Memory ブロックを FPGA ハー ド ウ ェ アに コ ンパ イ ル し、 協調シ ミ ュ レー
ションできます。 これらのインターフェイスによ り、 ハードウェア ベースの共有 メ モ リ リソース
を、 ホ ス ト PC の共通ア ド レ ス空間にマ ッ プする こ と が可能です。 Shared Memory を System
Generator 協調シ ミ ュ レーシ ョ ン ハー ド ウ ェ アで使用する と 、 ホ ス ト PC と FPGA 間でデータ を高
速に転送で き、 リ アルタ イ ム ハー ド ウ ェ ア協調シ ミ ュ レーシ ョ ン機能が強化されます。
9.2 リ リ ースからは、 同じ名前の Shared Memory ブ ロ ッ ク同士がペアにな り 、 ネ ッ ト リ ス ト では 1
つの BRAM ベースの Dual Port RAM ブロッ クになっています。 Shared Memory ブロックがペア
になっ ていない場合は、ブ ロ ッ ク の入力ポー ト および出力ポー ト は System Generator デザイ ンの最
上位に配置 さ れます。 ペアになったブロ ッ クはデザインのどの階層にでも配置でき ますが、 同じ名
前の Shared Memory ブロッ クが 2 つよ り多いと、 エラーになり ます。
以前のバージ ョ ン と の互換性を保持する には、MATLAB グローバル変数 xlSgSharedMemoryStitch
を off に設定し て く ださい。 これには、 MATLAB コマンド ラインに次のように入力します。
global xlSgSharedMemoryStitch;
xlSgSharedMemoryStitch = 'off';
ブロック インターフェイス
デフォル ト では、 Shared Memory ブロッ クには 3 つの入力 (addr、 din、 we) と、1 つの出力 (dout)
が含まれます。 Shared Memory ブロックへのアクセスは、[Access protection] を [Lockable] に設定
する と保護できます。 [Lockable] にする と、 入力ポー ト req と出力ポート grant の 2 つのポー ト が
追加されます。
addr は UFIX_N_0 型の信号で駆動する必要があ り ます。 こ の場合、N は ceil(log2(depth)) です。 メ
モリのワード サイズは、 コンパイル時に、 din ポー ト を駆動する信号のビ ッ ト 幅で決ま り ます。 書
き込みイネーブル (we) ポー ト が 1 で駆動される と、 din ポー ト の値が addr ポー ト で指定し た メ モ
リ アドレスに書き込まれます。
[Access protection] を [Lockable] に設定する と、 メ モ リ へのア ク セス制御に req ポー ト と grant
ポー ト が使用 さ れます。 読み出しや書き込みの前に、 まず req を 1 に設定し て リ ク エス ト をする必
要があ り ます。 grant が 1 になる と、 アクセス リ ク エ ス ト が許可さ れ、 読み出し または書き込みが
300 japan.xilinx.com System Generator for DSP リファレンス ガイ ド
リリース 9.2.00 2007 年 8 月