System Generator for DSP リファレンス ガイド - Xilinx

R
表 2 : Communication ブロッ ク - FEC
Communication
ブロック
Viterbi Decoder v5_0 たたみ込みエン コーダでエン コー ド さ れたデータは、 ザ イ リ ン
クスの Viterbi Decoder ブロッ クを使用してデコードできます。
Viterbi Decoder v6_0 たたみ込みエン コーダでエン コー ド さ れたデータは、 ザ イ リ ン
クスの Viterbi Decoder ブロッ クを使用してデコードできます。
Control Logic ブロック
表 3 : Control Logic ブロッ ク
説明
Control Logic ブロック 説明
Black Box System Generator の Black Box ブロッ クでは、HDL モデルを System
Generator 用に変換で き ます。
Constant ザイ リ ンクスの Constant ブ ロ ッ ク では、 固定小数点値、 ブール値、
DSP48 命令のいずれかの定数が生成さ れます。 このブロッ クは、
Simulink の Constant ブロッ ク と類似していますが、 ザイ リンクス ブ
ロ ッ ク の入力を直接駆動で き る点が異な り ます。
Counter ザイ リ ンクスの Counter ブロックは、 フ リー ランニング カウンタ、
またはアップ カウンタ、 ダウン カウンタ、 アップ/ダウン カウンタな
どのカ ウ ン ト 制限のあ る カ ウ ン タ を イ ンプ リ メ ン ト し ます。 カウンタ
の出力は、 符号付き ま たは符号な し の固定小数点の値で指定で き ま
す。
Dual Port RAM ザイ リ ンクスの Dual Port RAM ブロックは、 ランダム アクセス メモ
リ (RAM) をインプリ メント します。 デュアル ポー ト を使用する と 、
複数のデータ幅を使用し て異な る サンプル レート でメモ リ空間に同
時にア ク セスでき ます。
EDK Processor EDK Processor ブロックは、System Generator で開発したユーザー ロ
ジックをザイ リンクスの EDK (エンベデ ッ ド 開発シ ス テム) を使用し
て作成し たエンベデッ ド プロセッサ シ ス テムに接続する ために使用
します。
Expression ザイ リ ンクスの Expression ブ ロ ッ ク は、 ビ ッ ト 単位の論理式を実行
します。
FFT v4_1 ザイ リ ンクスの FFT v4_1 ブロックは、 Virtex-5、 Virtex4、 Virtex-II、
Virtex-II Pro、 Spartan-3、 Spartan-3E、 Spartan-3A デバ イ ス でのみサ
ポー ト されます。 この FFT では、 離散フー リ エ変換 (DFT) を計算す
る効率的なアルゴ リ ズムが イ ンプ リ メ ン ト さ れます。
Inverter ザイ リ ンクスの Inverter ブ ロ ッ ク では、 固定小数点型の論理コ ンポー
ネン ト がビ ッ ト 単位で計算さ れます。 こ のブ ロ ッ ク は、 合成可能な
VHDL モジュールと してインプ リ メ ン ト されます。
28 japan.xilinx.com System Generator for DSP リファレンス ガイ ド
リリース 9.2.00 2007 年 8 月