System Generator for DSP リファレンス ガイド - Xilinx

ROM
• [Binary point] : メモリ ワードの 2 進小数点の位置を指定し ます。
このブロックで使用されるその他のパラメータは、 ブロッ クのパラ メータ ダイアログ ボックスの
共通オプシ ョ ンで説明されています。
ザイリンクス LogiCORE
このブロックでは、常にザイ リンクス LogiCORE の Single Port Block Memory または Distributed
Memory が使用されます。
ブロック メ モ リ の場合、 ア ド レ ス幅は ceil(log2(d)) と 同じにする必要があ り ます。 d は、 メ モ リ の
深さを示しています。 このブロック メモリの最大のデータ ワー ド 幅は、 指定し た深さ にな り 、 最大
の深さは、 ターゲ ッ ト にし たデバイ ス ファミ リによって異なります。 次の表は、 ブロ ッ ク メモリの
深さ別に、 最大データ ワード幅をそれぞれ示しています。
深さ別の最大デー タ 幅 (Virtex/Virtex-E/Spartan-3)
深さ 幅
2 ~ 2048 256
2049 ~ 4096 192
4097 ~ 8192 96
8193 ~ 16K 48
16K+1 ~ 32K 24
32K+1 ~ 64K 12
64K+1 ~ 128K 6
128K+1 ~ 256K 3
深さ別の最大デー タ 幅 (Virtex-II/Virtex-II Pro/Virtex-4/Virtex-5/Spartan-3A DSP)
深さ 幅
2 ~ 8192 256
8193 ~ 16K 192
16K+1 ~ 32K 96
32K+1 ~ 64K 48
64K+1 ~ 128K 24
128K+1 ~ 256K 12
256K+1 ~ 512K 6
512K+1 ~
1024K
3
分散 メ モ リ のパ ラ メ ータ を選択し た場合は、LogiCORE Distributed Memory が使用されます。 深さ
は、 Virtex-II、 Virtex-II Pro、 Spartan-3、 Virtex-4、 Virtex-5、 Spartan-3A DSP デバイ スの場合は
System Generator for DSP リファレンス ガイド japan.xilinx.com 279
リリース 9.2.00 2007 年 8 月
R