System Generator for DSP リファレンス ガイド - Xilinx

ModelSim
上の図は、 System Generator がクロックの立ち上がりエッジをシフ ト したところを示しています。
こ れで、 入力値が Simulink から集められ、 最初のブラック ボックスに渡される前にクロックが立
ち上がる よ う になっています。 こ の後、 値が最初のブ ラ ッ ク ボ ッ ク スに渡され、 その結果がわずか
に遅れた時間で 2 つ目のブ ラ ッ ク ボックスに渡されます。 さ ら に少し拡大する と 、 最初のブ ラ ッ ク
ボックスの HDL モデルに伝搬遅延が含まれてい る のがわか り ます。こ の遅延は、System Generator
で大きなタ イ ム ス ケールを使用する こ と に よ って、 効率的に取 り 除かれています。 最初のブ ラ ッ ク
ボックスからの実際の遅延 (調度 1 ns) は、 次の図に表示されています。
ブラック ボックス コ ンポーネン ト か らデータ を伝搬する場合、 System Generator ではシステム ク
ロック周期の 1/1000 が 1us に分配され、 それがシ ステム ク ロ ッ ク周期の 1/100 の 5ns に縮小され
て分配され、 そのしきい値よ り も低くなる と、 デルタ遅延ステップが使用されます (ModelSim に
対して run 0 ns コマンドが実行されます)。 HDL に転送遅延などの タ イ ミ ン グ情報が含まれ、
Simulink のシステム周期の設定が低すぎる場合は、 正しいシ ミ ュ レーシ ョ ン結果が出ません。 上記
のモデルの場合、 Simulink のシステム周期設定が 5e-7 よりも削減されると、エラーになります。
このポイントは、System Generator がデータ転送用にブ ラ ッ ク ボックスのデルタ遅延ステップを実
行する箇所です。
System Generator for DSP リファレンス ガイド japan.xilinx.com 249
リリース 9.2.00 2007 年 8 月
R