System Generator for DSP リファレンス ガイド - Xilinx

MCode
empty = v.empty; ベク タが空の場合は true を、それ以外の場合は
false を返します。
len = v.length; ベクタのエレ メン ト数を返します。
ステー ト 変数を問い合わせるベク タの メ ソ ッ ド は 「ク エ リ ー メ ソ ッ ド 」 と 呼ばれます。 クエリー メ
ソッドは、値を返します。 クエリー メソッドには、v(idx)、v.front、v.back、v.full、v.empty、v.length、
v.maxlen などがあり ます。 ス テー ト 変数を変更するベク タ の メ ソ ッ ド は、「ア ッ プデー ト メソッド」
と 呼ばれます。 アップデート メ ソッドは値を返しません。 アップデート メ ソッドには、v(idx) = val、
v.push_front(val)、 v.pop_front、 v.push_back(val)、 v.pop_back、 v.push_front_pop_back(val) など
があ り ます。 ベクタのクエリー メ ソ ッ ド は、 すべてシ ミ ュ レーシ ョ ン サ イ ク ル中に、 ア ッ プデー ト
メソッドよりも前に起動される必要があります。 この順序が違う と、 モデルのコンパイル中にエ
ラーになり ます。
MCode ブ ロ ッ ク では、 ベ ク タ型のス テー ト 変数がその使用方法に基づいて、 レ ジ ス タ のベ ク タ、 遅
延ラ イ ン、 ア ド レ ス指定可能なシフ ト レジスタ、 シングル ポー ト ROM、 シングル ポー ト RAM
などにマップされるこ とがあり ます。 xl_state 関数は、MATLAB の一次元配列を イ ンデ ッ ク ス 0 の
定数配列に変換する ために使用する こ と も で き ます。 MCode ブロックでベクタ型のステート変数
を FPGA デバイ スにマ ッ プで き ない場合は、 モデルのネ ッ ト リ ス ト 生成中にエ ラー メッセージが
表示されます。 次は、 ベ ク タ型のス テー ト 変数を使用し た例です。
遅延ラ イ ン
次の関数のス テー ト 変数は、 遅延ラ イ ンにマ ッ プ さ れます。
function q = delay(d, lat)
persistent r, r = xl_state(zeros(1, lat), d, lat);
q = r.back;
r.push_front_pop_back(d);
レジスタのライン
次の関数のス テー ト 変数は、 レ ジ ス タ の ラ イ ンにマ ッ プ さ れます。
function s = sum4(d)
persistent r, r = xl_state(zeros(1, 4), d);
S = r(0) + r(1) + r(2) + r(3);
r.push_front_pop_back(d);
定数のベ ク タ
次の関数のステー ト 変数は、 定数のベク タにマ ッ プされます。
function s = myadd(a, b, c, d, nbits, binpt)
p = {xlSigned, nbits, binpt, xlRound, xlSaturate};
persistent coef, coef = xl_state([3, 7, 3.5, 6.7], p);
s = a*coef(0) + b*coef(1) + c*coef(2) + c*coef(3);
ア ド レス指定可能なレジス タ
次の関数のス テー ト 変数は、 ア ド レ ス指定可能なシフ ト レジスタにマップされます。
function q = addrsr(d, addr, en, depth)
persistent r, r = xl_state(zeros(1, depth), d);
q = r(addr);
if en
r.push_front_pop_back(d);
System Generator for DSP リファレンス ガイド japan.xilinx.com 223
リリース 9.2.00 2007 年 8 月
R