System Generator for DSP リファレンス ガイド - Xilinx

Gateway Out
R
Gateway ブロック
このブロックは、 [Xilinx Blockset] の [Basic Elements]、 [Data Types]、 [Index] ライブラリにリス
トされています。
ザイ リ ンクスの Gateway Out ブロッ クは、 Simulink デザイ ンのザイ リ ン ク ス部
か ら の出力に使用し ます。 このブロックでは、 System Generator の固定小数点型
のデータが Simulink のダブル データ型に変換されます。
Gateway Out ブロックは、 コンフィギュレーショ ンによって、 System Generator
で生成さ れた最上位レベルの HDL デザイ ンの出力ポー ト を定義できた り 、 単にハード ウ ェ ア記述
で削除されるテス ト ポイント として使用したりできます。
Gateway Out ブ ロ ッ ク には、 次の よ う な機能があ り ます。
ブロック パラ メータ
• このブロックでは、 System Generator の固定小数点型のデータ が Simulink のダブル データ型
に変換されます。
• System Generator で生成された最上位レベルの HDL デザイ ンの I/O ポー ト を定義し ます。
Gateway Out ブ ロ ッ ク は、 最上位レベルの出力ポー ト を定義し ます。
• System Generator ブロックで [Create testbench] をオンにする と、 テス トベンチ結果のベク タ
を定義します。 この場合、 HDL コー ド の生成中に、 Simulink のシ ミ ュ レーシ ョ ン中に発生す
る ブ ロ ッ ク か ら の出力が、 データ フ ァ イ ルでは論理ベク タ と し て記録されます。 最上位レベル
のポー ト には、 それぞれ HDL コンポーネントが最上位レベルのテストベンチに挿入され、
HDL シ ミ ュ レーシ ョ ン中に予測結果に対し て こ のベク タ がチェ ッ ク さ れます。
• 最上位レベルの HDL エンテ ィ テ ィ で対応出力ポー ト に名前を付け ます。
ブロッ ク パラ メータのダイアログ ボックスは、 Simulink モデル内のア イ コ ンをダブルク リ ッ クす
る と 表示されます。
[Basic] タブからは、 次のよ うなパラ メータを設定できます。
• [Translate into output port] : オフにする と 、 こ のブロ ッ ク がハード ウ ェ アに変換される と きに
実際の出力ポー ト にな ら ない よ う にで き ます。 デフ ォル ト はオンで、 出力ポー ト が イ ネーブル
にな り ます。 オフにする と、 Gateway Out ブ ロ ッ ク はデバ ッ グ中にのみ使用 さ れ、 デザ イ ン を
部分的にプローブする際に Simulink の Sink ブロック との通信に使用されます。 この場合、
Gateway Out ブロッ クはグレーで表示され、Gateway ブロ ッ ク が出力ポー ト に変換されないこ
とを示します。
• [IOB timing constraint] : ハード ウ ェ アでは、Gateway Out ブロッ クは入力/出力バ ッ フ ァ (IOB)
のセ ッ ト と して認識されます。 IOB のタイ ミ ングに制約を付けるには、[None] と [Data rate] と
[Data rate, set 'FAST' attribute] の 3 通りの方法があります。
[None] をオンにする と、 System Generator で生成される制約フ ァ イル (合成ツールに XST を
使用する場合は XCF、それ以外は NCF) に IOB のタイ ミ ング制約は含まれません。 このため、
IOB から同期エレメントへのパスには制約が付きません。
[Data rate] をオンにする と、 IOB が動作するデータ レー ト で制約されます。 このレートは、
System Generator ブロッ クの [System clock period] の値、およびデザイ ン内のその他のサンプ
リング周期に対する Gateway Out ブロッ クのサンプリング レート によって決定されます。 た
200 japan.xilinx.com System Generator for DSP リファレンス ガイ ド
リリース 9.2.00 2007 年 8 月