System Generator for DSP リファレンス ガイド - Xilinx

FIR Compiler v3_1
係数の リ ロー ド
• en : 同期イ ネーブル ポー ト
• rst : 同期 リ セ ッ ト ポー ト
• dout : FIR Compiler のデータ出力ポー ト 。 こ のポー ト を介し て、 フ ィ ルタ処理さ れたすべての
チ ャ ネルの出力データ がマルチプレ ク サの よ う に 1 度に出力 さ れます。
• vout : dout ポー ト の出力データ が有効 (High) か無効 (Low) かを示します。
• chan_out : dout ポー ト の出力データ があ る チャ ネルがどれかを示し ます。
• chan_in : どのチャ ネルの入力データ サンプルを次の din ポー ト に駆動する かを示し ます。 din
の入力サンプルがコ アに送信される と 、 即座にこ の出力ポー ト の値が変更され、 データ入力の
必要な次のチ ャ ネルを示し ます。
• coef_ld : 係数読み込みポー ト 。 coef_ld を駆動する信号は、 ブール型にする必要があ り ます。
coef_ld ポー ト の詳細は、 こ の後の説明を参照し て く だ さ い。
• coef_we : 係数書き込みイ ネーブル ポー ト です。 coef_we を駆動する信号は、 ブール型にする
必要があ り ます。 coef_we ポー ト の詳細は、 こ の後の説明を参照し て く だ さ い。
• coef_din : 係数データ入力ポー ト 。 coef_din を駆動する信号は、 こ のブ ロ ッ ク の係数に指定し
た信号 と 同じ タ イ プにする必要があ り ます。 coef_din ポー ト の詳細は、 こ の後の説明を参照し
てください。
FIR Compiler では、coef_ld、 coef_we、 coef_din という 3 つのポー ト を使用し て、 新し い係数セ ッ
トをダイナミックにリロードできます。 次の図は、 これらの信号のタ イ ミ ングを示し ています。
core_we 信号は、coef_ld 信号の立ち下が り エ ッ ジの後であればいつで も High にでき ます。 これで、
係数の ロー ド が開始 さ れます。 ま た、 図か ら は、 すべての係数を連続し て ロー ド する必要がない こ
とがわかります。 最後の係数が読み込まれる と 、 core_clk の 2 サイクル分の遅延の後 (ハーフバン
ド フ ィ ルタ係数の場合は、 遅延は 1 サイクル)、 新しい係数のセ ッ ト が有効にな り ます。
FIR フ ィ ルタ が読み込まれる順は、 FIR Compiler のコンフィギュレーショ ンによって決ま り ます。
この順序を決めるために、 xlGetReloadOrder と い う 関数も提供さ れています。
xlGetReloadOrder
xlGetReloadOrder は、MATLAB の関数で、 リ ロー ド さ れた係数の時間順 と FIR フィルタでのそれ
らのタップ位置のマッピングを返します。 xlGetReloadOrder 関数では、 次の引数を使用で き ます。
• n_taps : FIR Compiler のフ ィルタ タップ数
• coef_struct : 係数のス ト ラ ク チ ャ を指定し ます。 次のいずれかの値を使用でき ます。
♦ Symmetric'
♦ Negative-Symmetric
♦ Halfband
System Generator for DSP リファレンス ガイド japan.xilinx.com 189
リリース 9.2.00 2007 年 8 月
R