System Generator for DSP リファレンス ガイド - Xilinx

System
Generator
ブロック
FIR Compiler
v3_0
R
[Ports] タブ
♦ Symmetric
♦ Negative Symmetric
♦ Half Band
係数のベク タは、 こ こ で指定し たス ト ラ ク チャ と 一致し てい る必要があ り ます。 ただ し、
[Inferred from Coefficients] を選択し た場合、 ス ト ラ クチャはこれらの係数から自動的に決定
さ れるので、 その必要はあ り ません。
[Ports] タブからは、 次のよ う なパラ メ ータ を設定でき ます。
• [Provide valid ports] : ブロッ クで vin および vout ポー ト が使用さ れます。
• [Provide rst and rfd ports] : ブロックで rst および rfd ポー ト が使用されます。
[Implementation] タブ
[Implementation] タブからは、 次のよ う なパラ メ ータ を設定でき ます。
• [Storage options] : 係数 と データ の両方を格納する ために、 カ ス タ ム メモリ オプシ ョ ンを選択
できます。
♦ [Data buffer] : データ サンプルを格納する ために使用する メ モ リ の タ イ プを指定し ます。
♦ [Coefficient buffer] : 係数を格納する ために使用する メ モ リ の タ イ プを指定し ます。
• [Multiple DSP48 column support] : Virtex-4 デバイ スの複数の DSP48 スライス列にフィルタ
をインプリ メン トする方法を指定します。 [Custom] にする と 、 次の複数列を イ ンプ リ メ ン ト す
るためのオプションが設定できるようになります。
♦ [Cross column pipelining] : 複数列用 DSP48 フィルタをインプリメントする場合に、列の
間のパイプ ラ イ ンの長さ を指定し ます。 これは、[Multiple DSP48 column support] を
[Custom] に し た場合にのみ設定で き ます。
♦ [First column length] : 複数列用 DSP48 フ ィ ルタ を イ ンプ リ メ ン ト する場合に、 最初の列
の長さ を指定し ます。 これは、 [Multiple DSP48 column support] を [Custom] にした場合
にのみ設定で き ます。
♦ [Column wrap length] : 複数列用 DSP48 フ ィ ルタ を イ ンプ リ メ ン ト する場合に、後続の列
の長 さ を指定し ます。 この値は、 指定した最初の列の長さ と同じか、 それよ り も大きい値
にする必要があ り ます。 これは、 [Multiple DSP48 column support] を [Custom] にした場
合にのみ設定で き ます。
このブロックで使用されるその他のパラメータは、 ブロッ クのパラ メータ ダイアログ ボックスの
共通オプシ ョ ンで説明されています。
ザイリンクス LogiCORE
このブロッ クでは、 次のザイ リ ンクス LogiCORE FIR Compiler コアが使用されます。
ザイ リンクス
LogiCORE
FIR Compiler
LogiCORE
バージ ョ ン/
データ シー ト
Spartan Virtex
II、 IIE 3、 3E 3A
186 japan.xilinx.com System Generator for DSP リファレンス ガイ ド
リリース 9.2.00 2007 年 8 月
3A
DSP
1、 E
II、
II Pro
4 5
V3.0 • • •