System Generator for DSP リファレンス ガイド - Xilinx

Dual Port RAM
コリジョン ビヘイビア
両方のポー ト に同時にア ク セスする と、 次のよ う なビヘイ ビアにな り ます。
Read-Read コリジョン
両方のポー ト で同じ メ モ リ セルか ら同時に読み出しが行われた場合は、 問題な く 読み出されます。
Write-Write コリジョン
両方のポー ト が同じ メ モ リ セルに同時に書き込む と 、両方の出力に無効であ る こ と を示す nan とい
うマークが付きます。
Write-Read コリジョン
1 つのポー ト が書き込みを、 も う 1 つが同じ メ モ リ セルか ら読み出し をする と 発生する コ リ ジ ョ ン
です。 メモリ コ ンテンツは破損し ませんが、 読み出し ポー ト の出力データは、 書き込みポー ト の書
き込みモー ド に よ っ ては破損する こ と があ り ます。
• 書き込みポート が [Read before write] モー ド の場合、 も う 1 つのポー ト は古い メ モ リ コンテ
ン ツ を問題な く 読み出すこ と がで き ます。
• 書き込みポート が [Read after write] または [No read on write] モー ド の場合、 読み出し ポー ト
の出力は無効 (nan) にな り ます。
各ポー ト の書き込みモードは、 ブロ ッ ク パラ メータ ダイアログ ボックスの [Advance] タブで設定
できます。
タイミング パフ ォーマンスの向上
Virtex-4、 Virtex-5、 Spartan-3A DSP デバイ スにデュ アル ポー ト RAM ブロックをインプリ メン ト
する場合は、 次の設定を し てお く と 、 最速の タ イ ミ ング パフ ォーマン ス を達成で き ます。
ブロック パラ メータ
• [Provide synchronous reset port for port A output register] をオフにします。
• [Provide synchronous reset port for port B] をオフにします。
• [Depth] には、 16,384 未満の値を指定し ます。
• [Latency] は 2 またはそれ以上の値に設定し ます。
ブロッ ク パラ メータのダイアログ ボックスは、 Simulink モデル内のア イ コ ンをダブルク リ ッ クす
る と 表示されます。
[Basic] タブ
[Basic] タブからは、 次のよ うなパラ メータを設定できます。
• [Depth] : ポー ト A の メ モ リ の ワー ド 数を指定し ます。 値は正の整数にする必要があ り ます。
ポー ト B の深さ は、 入力データ幅で指定し たフ ォーム フ ァ ク タ か ら 推論されます。
• [Initial value vector] : 初期 メ モ リ コ ンテン ツ を指定し ます。 初期値ベク タ エレ メン トの容量
と精度は、ポート A に指定したデータ形式に基づきます。ベク タが RAM よ り も長い場合、 ベ
クタの後続エレメントは消去されます。 RAM がベ ク タ よ り も長い場合、こ の RAM の後続ワー
ドは 0 に設定されます。 初期値ベ ク タは、 RAM のデータ ポー ト A に指定された精度に従っ
て、 サチュ レー ト されるか丸められます。
System Generator for DSP リファレンス ガイド japan.xilinx.com 143
リリース 9.2.00 2007 年 8 月
R