System Generator for DSP リファレンス ガイド - Xilinx

Dual Port RAM
Dual Port RAM
このブロックは、[Xilinx Blockset] の [Control Logic]、 [Memory]、 [Index] ライブラリにリストさ
れています。
ブロック インターフェイス
ザイ リ ンクスの Dual Port RAM ブロックは、 ランダム アクセス メモリ
(RAM) をインプリ メント します。 デュアル ポー ト を使用する と 、 複数の
データ幅を使用し て異な る サンプル レート でメモ リ空間に同時にアクセスで
きます。
こ のブロ ッ ク には、 読み出し と 書き 込みを 同時にする ためのポート セッ ト が 2 組含ま れま す。 アド
レス ポート 、 データ ポート 、 書き 込みイ ネーブル ポート を 使用する こ と で、 単一のメ モリ 空間への
アク セス が共有でき る よ う になり ま す。 デフ ォ ルト では、 各ポート セッ ト に出力ポート が 1 つと ア
ド レ ス 用、 入力データ 用、 書き 込みイ ネーブル用に入力ポート が 3 つ含ま れま す。 入力ポート セッ
ト には、 それぞれポート イ ネーブルと 同期リ セッ ト 信号を オプショ ン で追加する こ と も でき ま す。
フォーム ファクタ
Dual Port RAM ブロックでは、 さまざまなフォーム ファクタ (FF) がサポー ト されます。 フォーム
ファクタは、 次のように定義されます。
FF = W B / W A (W B はポー ト B のデータ幅、 W A はポー ト A のデータ幅)
Dual Port RAM ブロックでは、次の条件であれば、Virtex デバイ ス ファ ミ リの場合は 1、 2、 4、 8、
16、 Virtex-II デバイ ス ファミ リの場合は 1、 2、 4、 8、 16、 32 の FF を使用できます。
Mod [( D A x W A ) , W B] = 0 (指定し た FF で 0 の場合。 D A はポー ト A の深さ)
ポー ト B の深さ (D B) は、 次のよ う に指定し たフ ォーム フ ァ ク タ か ら推論 さ れます。
D B = D A / FF.
フォーム ファクタ 1 の場合、 ポー ト A とポート B のデータ入力ポー ト の演算タ イ プ と 2 進小数点
はそれぞれ異な り ます。 フォーム ファクタが 1 よ り 大き い場合、 ポー ト A とポート B の演算タ イ
プは符号なしにな り 、 2 進小数点は 0 の位置にな り ます。 出力ポー ト A と B からは、 それぞれの
入力データ ポー ト と 同じデータ型が出力 さ れます。
このメモリ ブロックのロケーショ ンは、 各アドレス ポー ト に有効なア ド レ ス を指定する と ア ク セ
スで き、 読み出し ま たは書き込みで き る よ う にな り ます。 有効なア ド レ スは、 0 ~ d1 の符号な しの
整数です。d は、RAM の深さ (RAM のワード数) を表します。 メ モ リ の最後よ り も先へ読み飛ばそ
うとすると、シミュレーションでエラーになります。 初期の RAM コンテンツは、 ブロック パラ
メータから指定できます。 書き込みイ ネーブル ポー ト は、それぞれブール値にする必要があ り ます。
データ入力の値は、WE ポー ト が 1 の場合にア ド レ ス ラインで指定したロケーションに書き込まれ
ます。
System Generator for DSP リファレンス ガイド japan.xilinx.com 141
リリース 9.2.00 2007 年 8 月
R