System Generator for DSP リファレンス ガイド - Xilinx

Delay
ら ないので、速度がかな り 遅 く なって し まいます。 こ の場合、ビヘイ ビ ア記述にする か、Addressable
Shift Register の前に Register ブロックまたは Delay ブ ロ ッ ク を配置する と 問題を回避で き ます。
ザイリンクス LogiCORE
Delay ブロッ クではザイ リ ンクス LogiCORE は使用されませんが、 ザ イ リ ン ク ス デバイ スの
SRL16 の機能を使用する と 、 効率的にマ ッ プで き ます。
System Generator for DSP リファレンス ガイド japan.xilinx.com 113
リリース 9.2.00 2007 年 8 月
R