02.08.2013 Views

System Generator for DSP リファレンス ガイド - Xilinx

System Generator for DSP リファレンス ガイド - Xilinx

System Generator for DSP リファレンス ガイド - Xilinx

SHOW MORE
SHOW LESS

You also want an ePaper? Increase the reach of your titles

YUMPU automatically turns print PDFs into web optimized ePapers that Google loves.

DDS v5_0<br />

R<br />

ブロック ポー ト<br />

このブロックは、 [<strong>Xilinx</strong> Blockset] の [<strong>DSP</strong>] および [Index] ライブラリにリストされています。<br />

ザイ リ ンクスの DDS ブロッ クは、 ダイレク ト デジタル シンセサイザで、 NCO<br />

(Numerically Controlled Oscillator ) と も呼ばれます。 このブロックでは、ルックアッ<br />

プ テーブルを使用し てサ イ ン波が生成さ れます。 ルッ クアップ テーブルでマップされ<br />

た位相は、 デジ タル積分器 ( アキュムレータ ) で出力波形に さ れます。<br />

DDS を理解する には、ブ ロ ッ ク がどの よ う に FPGA ハー ド ウ ェ アにイ ンプ リ メ ン ト さ<br />

れるかを知る必要があり ます。 次の図は、 ザイ リ ン ク ス LogiCORE の高位レベルを示し たもので<br />

す。 位相増分 と 位相オフセ ッ ト は定数 と し て定義で き る ほか、 オプシ ョ ンの入力ポー ト を介し てダ<br />

イ ナ ミ ッ ク に設定する こ と も で き ます。 これらの値は、サンプルごとのサイクルで定義されます。 た<br />

と えば、 位相増分が 1/10 の場合は、 サンプル 10 サイクルで 1 つのサ イ ン波が終了する こ と を示し<br />

ます。 位相増分が累積 さ れる と 、 位相オフセ ッ ト が結果に追加さ れます。 ディザリングが使用され<br />

る と 、 量子化の前にデ ィ ザ リ ング シーケンス (量子化器か ら の位相エ ラーを回避) が追加されます。<br />

こ の後、 量子化された値を使用し てサ イ ン/コサイン ルッ クアップ テーブルにインデッ ク スが付け<br />

られ、 位相空間が時間にマ ッ プ さ れます。<br />

この DDS ブロックには、 次のポートが含まれます。<br />

• channel : 現在の入力 (出力) が接続されるチャネルを指定し ます。 channel 入力ポー ト は、DDS<br />

v5 コアの A 入力ポー ト の LSB 4 ビットにマップされます。<br />

106 japan.xilinx.com <strong>System</strong> <strong>Generator</strong> <strong>for</strong> <strong>DSP</strong> <strong>リファレンス</strong> ガイ ド<br />

リリース 9.2.00 2007 年 8 月

Hooray! Your file is uploaded and ready to be published.

Saved successfully!

Ooh no, something went wrong!