3 レベルのマルチレベル方式の半導体素子に 発生 ... - 長岡技術科学大学

3 レベルのマルチレベル 方 式 の 半 導 体 素 子 に
発 生 する 損 失 に 対 する 一 考 察
樫 原 有 吾 * , 伊 東 淳 一 ( 長 岡 技 術 科 学 大 学 )
A consideration of power semiconductor loss of three-level multilevel topologies
Yugo Kashihara, Jun-ichi Itoh (Nagaoka University of Techonology)
1.はじめに
先 行 研 究 において, 様 々なマルチレベル 変 換 器 の 回 路 ト
ポロジーが 提 案 , 検 討 されている (1)-(3) 。すべてのマルチレベ
ル 変 換 器 は, 図 1 のような 2 つのスイッチと 1 つのキャパ
シタをセルとして 構 成 される 一 般 的 なマルチレベル 方 式
( 以 下 GM 方 式 )から 派 生 している (3) 。そのため,スイッチに
発 生 する 損 失 もスイッチングパターンが 同 じであれば 法 則
性 があると 考 えられる。
本 論 文 では 第 1 段 階 として,6 つの 3 レベル 方 式 に 発 生 す
る 損 失 を 回 路 の 特 徴 ごとに 分 類 し 考 察 する。その 結 果 ,3
レベルインバータの 効 率 を 向 上 させるポイントを 明 確 にす
る
2.マルチレベルトポロジー
図 1 に GM 方 式 の 回 路 図 を 示 す。GM 方 式 はキャパシタ
とスイッチによって 入 力 電 圧 をクランプし, 階 段 状 の 電 圧
を 出 力 する。
図 2 に GM 方 式 から 派 生 した 5 つの 回 路 方 式 を 示 す。 図
2(a)はダイオード-キャパシタクランプ(DCC) 方 式 であり,こ
れはダイオードとキャパシタ 2 つの 素 子 で 中 性 点 電 圧 をク
ランプし, 階 段 状 の 電 圧 を 出 力 する。また, 図 2(b)はフラ
イングキャパシタ(FC) 方 式 であり,フライングキャパシタ
C 1 と 直 流 平 滑 キャパシタ C 2 ,C 3 によって 電 圧 を 加 減 算 する
ことで, 階 段 状 の 電 圧 を 出 力 する。さらに, 図 2(c)のダイ
オードクランプ(DC) 方 式 はダイオードによってクランプさ
れた 電 圧 を 選 択 することで, 階 段 状 の 電 圧 を 出 力 する (1) 。 最
近 注 目 されている 図 2(d)の T-type 中 性 点 クランプ(T-type
NPC) 方 式 はダイオードクランプ(DC) 方 式 と 同 様 であるが,
双 方 向 スイッチによってクランプされた 電 圧 を 選 択 するこ
とで, 階 段 状 の 電 圧 を 出 力 する。 図 2(e)はアクティブ 中 性
点 クランプ(ANPC)であり (2) ,ANPC 方 式 はスイッチによっ
てクランプされた 電 圧 を 選 択 することで, 階 段 状 の 電 圧 を
出 力 する。
3.マルチレベルトポロジーの 分 類
図 3 にマルチレベル 方 式 を 2 つのカテゴリーに 分 類 した
図 を 示 す。 図 1,2 に 示 した 回 路 方 式 は 2 章 で 述 べた 各 回 路
の 特 徴 から 図 3 のように 分 類 できる (3) 。マルチレベル 変 換 器
C 2
S 3
S C1
S 1
C 1
S C2
S 2
C 3
S 4
Fig.1. Three-level Generalized multilevel inverter topology.
S 3
S 1
C 2 C 2
D 1
S 2
C 1
D 2
C 3
S 2
C 1
S 1
S 4
(a) Three-level Diode- and
Capacitor-Clamped
(b) Three-level Flying Capacitor
inverter topology.
inverter topology.
S C1 , S C2 (GM) D 1 , D 2
S C1 , S C2 (GM) remove
S 1
C 1
C 1
S 1
D 1 S 2
D 2 S 3
S S
C 4 3
2 C 2
S 2
S 4
(c) Three-level Diode
(d) Three-level T-type
Clamped inverter topology. Neutral-Point-Clamped
S C1 , S C2 (GM) D 1 , D 2 inverter topology.
C 1 (GM) remove
S C1 , S C2 (GM) S 3 , S 4
S 3 , S 4 , C 1 (GM) remove
C 1
C 2
S 3
S 4
S 5
S 6
(e) Three-level Active Neutral-Point-Clamped inverter topology.
C 1 (GM) remove
Fig. 2 Multi level converter topologies.
は,スイッチングによって 複 数 の 電 位 を 加 減 算 して 調 整 さ
れた 電 圧 を 出 力 する 回 路 (カテゴリーA)とクランプされた
電 圧 をスイッチで 選 択 して 出 力 する 回 路 (カテゴリーB)に
S 1
S 2
C 3
S 3
S 4

分 けることができる。FC 方 式 は,フライングキャパシタの
電 位 の 加 減 算 を 行 い 任 意 の 電 圧 に 調 整 して 電 圧 を 出 力 する
ため,カテゴリーA に 分 類 できる。 一 方 で,DC 方 式 や T-type
NPC 方 式 ,ANPC 方 式 はクランプされている 電 圧 から 任 意
の 電 圧 を 選 択 するためカテゴリーB に 分 類 できる。GM 方 式
や DCC 方 式 は, 他 の 方 式 と 比 較 してクランプ 素 子 が 複 数 有
り,スイッチングの 自 由 度 が 高 いため,カテゴリーA,B 両
方 の 動 作 を 取 ることができる。
4.マルチレベル 変 換 器 の 半 導 体 素 子 の 損 失
変 調 方 式 を 位 相 が 異 なる 複 数 のキャリアを 用 いた 位 相 シ
フト 変 調 方 式 とすると,カテゴリーA の 変 調 波 A は(1) 式 で
得 られる。
asin
................................................................. (1)
A
ここで,a は 変 調 率 ,は 出 力 電 流 位 相 である。 一 方 で,
カテゴリーB の 変 調 率 は(2) 式 となる。
asin
when 0
B
.................... (2)
asin
1
when 2
変 換 器 の 半 導 体 素 子 に 発 生 する 損 失 P loss は 次 式 で 表 すこ
とができる (4) 。
P
loss
P P .....................................................(3)
con
sw
ここで,P con は 導 通 損 失 ,P sw はスイッチング 損 失 である。
スイッチの 導 通 損 失 の 平 均 値 P con はスイッチのオン 電 圧
とスイッチに 流 れる 電 流 から 導 出 することができ(4) 式 ,(5)
式 にて 表 せる。
P
v
Switch
on
1
2
v i d
..........................................(4)
on sw
r I .....................................................(5)
on
v 0
ここで,v on はスイッチのオン 電 圧 ,i Sw は 素 子 に 流 れる 電
流 ,とは 電 流 の 流 れている 期 間 ,r on はスイッチのオン 抵
抗 ,v 0 は 0A の 時 のオン 電 圧 降 下 である。
出 力 周 波 数 1 周 期 あたりのスイッチング 損 失 は, 次 式 で
表 すことができる。
P
Switch
Vdc
n 1
1 y
e
on
eoff
f
sw x
2
i
out
d
.................... (6)
ここで,V dc は 入 力 電 圧 ,n はレベル 数 ,e on ,e off は 瞬 時 タ
ーンオン/オフエネルギー,f sw はスイッチング 周 波 数 ,x と
y は 電 流 が 正 または 負 の 始 まりと 終 わりの 位 相 角 ,i out は 出
力 電 流 である。
5. 回 路 方 式 における 損 失 の 比 較
(1),(4) 式 により, 回 路 条 件 ( 使 用 しているスイッチング 素
子 )が 同 じであれば, 導 通 損 失 は 被 変 調 波 のみに 依 存 し, 回
路 方 式 が 異 なってもカテゴリーA の 回 路 方 式 のスイッチに
発 生 する 導 通 損 失 は 同 じになる。ただ,GM 方 式 ,DCC 方
式 は, 導 通 損 失 やスイッチング 損 失 とは 別 にスイッチング
Power loss S1[W]
0.14
0.12
0.1
0.08
0.06
0.04
0.02
0
FC 方 式
(Fig.3)
カテゴリーA
任 意 電 圧 に 調 整
時 に 横 流 が 発 生 するので,それに 伴 う 損 失 が 発 生 する。し
かし, 横 流 による 損 失 は 他 の 損 失 に 対 して 十 分 小 さく 無 視
できると 仮 定 している。
GM 方 式
(Fig.1)
DCC 方 式
(Fig.2)
図 4 に,カテゴリーA の 回 路 (GM,DCC,FC 方 式 )のスイ
ッチ S1 の 導 通 損 失 を 比 較 した 図 を 示 す。 図 1 より, 全 ての
回 路 方 式 の 導 通 損 失 が 一 致 していることがわかる。
カテゴリーB の 回 路 では, 方 式 毎 に 異 なるスイッチング
テーブルを 持 ち, 回 路 内 のスイッチにおいても 変 調 波 の 波
形 に 対 して 半 周 期 もしくは 1 周 期 全 ての 期 間 で 導 通 するな
どスイッチング 動 作 が 異 なる。しかしながら,それぞれの
方 式 において 電 圧 をクランプする, 出 力 電 圧 を 選 択 するス
イッチの 動 作 を 1 つのスイッチで 担 う,もしくは 1 つのス
イッチで 分 担 して 行 っているため,スイッチのパラメータ
が 同 じ 場 合 , 変 調 波 の 期 間 ごとの 損 失 は 一 致 する (5) 。
これらのことから, 変 換 器 の 変 調 方 式 と 電 圧 の 出 力 方 法
が 同 じであれば, 回 路 方 式 による 効 率 の 際 はスイッチング
素 子 の 性 能 により 決 定 づけられる。 従 って, 回 路 方 式 の 特
性 に 応 じたデバイス 選 定 が 重 要 となる。
今 後 は, 各 方 式 の 電 圧 レベルを 5 として 損 失 を 検 討 し,
マルチレベル 変 換 器 の 損 失 一 般 化 について 検 討 を 行 う。
文 献
カテゴリーB
任 意 電 圧 を 選 択
DC 方 式
(Fig.4)
T-type NPC 方 式
(Fig.5)
ANPC 方 式
(Fig.6)
Fig.3. Category of multilevel topologies.
GM DCC FC
Fig.4 Conduction loss comparison of S1.
Switching loss
Conducsion loss
Calculation condition: Output power 1kW, Input voltage 350V,
Output current 5.1Arms, Duty command 0.8, On-resistance 0.008m,
Power factor 1.
(1) A. Nabae, et.al,:IEEE trans. on I.A. Vol.17, pp.518-523(1981)
(2) P. Barbosa, et.al,:PESC, pp.2296-2301(2005)
(3) F. Z. Peng: IEEE trans. on I.A. Vol.37, pp.611-618(2001)
(4) Y. Kashihara, J. Itoh: CIPS, pp.67-72(2012)
(5) 樫 原 有 吾 , 伊 東 淳 一 , 森 田 一 徳 , 宗 島 正 和 , 小 倉 和 也 :
SPC-12-159(2012)