02-ììì
02-ììì
02-ììì
You also want an ePaper? Increase the reach of your titles
YUMPU automatically turns print PDFs into web optimized ePapers that Google loves.
압축 테스트 패턴을 통한 효율적인 다중<br />
고장 진단 방법<br />
Multiple Fault Diagnosis Method<br />
with Compressed Test Patterns<br />
임요섭, 강성호<br />
연세대학교 전기전자공학과<br />
yoseop@soc.yonsei.ac.kr
차례<br />
1. 서론 – 다중 고착 진단의 필요성<br />
2. 압축 테스트 패턴 분석<br />
3. 제안하는 알고리듬<br />
4. 비교 실험 결과<br />
5. 결론<br />
1
서론<br />
• 고장 진단 : 동작의 오류를 일으키는 결함의<br />
위치와 종류를 추론해내는 과정<br />
• 고장 진단 방법론들은 단일 결함을 가정 – 고장<br />
진단 시간의 단축<br />
– 다중 결함 진단이 보다 실제 결함을 정확히 반영<br />
• 테스트 시간은 테스트 패턴의 길이와 비례<br />
테스트 시간이 길면 비용도 증가<br />
– 압축 테스트 패턴은 고장 간의 오류 형태 구분을<br />
어렵게 하여 고장 진단이 어려워짐<br />
2
압축 테스트 패턴 분석 :고장 검출 패턴수 비교 실험<br />
Circuits<br />
Pattern<br />
Cycles<br />
Double<br />
Faults<br />
Single<br />
F -1<br />
Single<br />
F -2<br />
Circuits<br />
Pattern<br />
Cycles<br />
Double<br />
Faults<br />
Single<br />
F -1<br />
Single<br />
F -2<br />
c432 84 11.1 5.4 5.3 s1196 2939 37.7 16.5 22.4<br />
c499 150 32.9 21.0 21.4 s1238 3071 28.1 13.4 14.7<br />
c880 60 11.3 6.2 6.6 s1488 925 26.9 13.8 14.3<br />
c1355 1<strong>02</strong> 23.9 14.6 13.0 s1489 929 42.0 23.2 20.0<br />
c1908 130 29.1 16.6 19.5 s5378 19538 96.7 42.1 57.0<br />
c2670 116 20.8 11.1 11.1 s9234 273<strong>02</strong> 84.8 61.7 23.3<br />
c3540 194 24.2 12.8 14.0 s13207 78189 43.1 25.9 18.2<br />
c5315 130 23.7 13.5 14.9 s15850 51107 66.4 40.1 26.5<br />
c6288 84 21.2 13.1 12.8 s35932 32905 76.7 26.3 50.4<br />
c7552 136 20.4 9.9 12.9 s38584 191617 88.7 38.8 49.8<br />
• 2개의 고장이 삽입된 경우 고장이 검출되는 패턴의 수는<br />
각각의 단일 고장이 검출될 경우의 합과 유사<br />
3
압축 테스트 패턴 분석 : 고장 검출 출력단 비교 실험<br />
Circuits<br />
POs<br />
Double<br />
Faults<br />
Single<br />
F -1<br />
Single<br />
F -2<br />
Circuits<br />
• 회로의 크기가 커지더라도, 고장이 검출되는 출력단의<br />
수는 증가하지 않음<br />
POs<br />
Double<br />
Faults<br />
Single<br />
F -1<br />
Single<br />
F -2<br />
c432 7 4.6 3.2 3.2 s1196 14 6.7 3.2 4.7<br />
c499 32 11.7 6.1 8.7 s1238 14 7.2 4.3 4.3<br />
c880 26 4.4 2.0 2.9 s1488 20 3.9 2.0 2.3<br />
c1355 32 15.1 8.7 8.7 s1489 20 6.5 4.0 3.4<br />
c1908 25 11.6 6.6 7.3 s5378 50 6.4 2.8 4.3<br />
c2670 140 8.0 5.4 5.4 s9234 39 1.1 1.0 1.1<br />
c3540 22 10.3 6.9 6.9 s13207 152 3.9 3.0 1.6<br />
c5315 123 14.4 7.1 7.8 s15850 150 2.5 2.1 1.5<br />
c6288 32 11.3 7.1 6.1 s35932 320 1.7 1.6 1.1<br />
c7552 108 6.3 3.4 3.4 s38584 304 1.1 1.0 1.1<br />
4
Mask & Reinforcement Effect<br />
• Mask :<br />
Double Faults가 검출되지 않은 경우<br />
– Fault A 출력 : 000100<br />
– Fault B 출력 : 000100<br />
– Double Fault 출력 : 000000<br />
• Reinforcement Effect :<br />
Double Faults가 새로운 형태인 경우<br />
– Fault A 출력 : 011101<br />
– Fault B 출력 : 000000<br />
– Double Fault 출력 : 110101<br />
5
Mask & Reinforcement Effect 발생 빈도 (총 30회 실험)<br />
Circuits<br />
Mask<br />
Reinforcement<br />
Effect<br />
Circuits<br />
Mask<br />
Reinforcement<br />
Effect<br />
c432 10 14 s1196 4 2<br />
c499 6 27 s1238 1 1<br />
c880 0 1 s1488 1 0<br />
c1355 11 5 s1489 2 1<br />
c1908 1 3 s5378 1 0<br />
c2670 1 30 s9234 0 0<br />
c3540 1 4 s13207 0 0<br />
c5315 1 2 s15850 0 0<br />
c6288 1 4 s35932 0 0<br />
c7552 1 0 s38584 0 0<br />
• 회로의 크기가 커지더라도, 고장 영향이 간섭되는 경우가<br />
증가하지는 않음<br />
6
XOR/XNOR<br />
Circuits<br />
XOR+XNO<br />
R<br />
전체<br />
게이트수<br />
비율(%)<br />
c432 0+0 73 0.0<br />
c499 20+22 194 21.6<br />
c880 1+4 167 3.0<br />
c1355 24+40 214 29.9<br />
c1908 17+28 181 24.9<br />
c2670 14+19 264 12.5<br />
c3540 11+12 453 5.1<br />
c5315 32+15 574 8.2<br />
c6288 0+1 1231 0.1<br />
c7552 1 880 0.1<br />
Circuits 진단된 고장의 수 후보 고장의 수<br />
c432 1.6 3.8<br />
c499 1.1 2.3<br />
c880 1.6 2.3<br />
c1355 0.9 3.1<br />
c1908 1.5 2.4<br />
c2670 1.9 2.9<br />
c3540 1.8 3.0<br />
c5315 1.9 2.8<br />
c6288 1.9 2.9<br />
c7552 1.8 3.0<br />
• XOR/XNOR 게이트가 많은 회로의 고장 진단 결과가<br />
좋지 않음<br />
7
XOR/XNOR<br />
• 고장 진단 결과가 좋지 않은 fail-log<br />
– XNOR 게이트의 입력에 고장을 삽입한 경우<br />
XOR OR AND<br />
A B A ⊕ B B-sta-0 B-sta-1<br />
0 0 0 0 1<br />
0 1 1 0 1<br />
1 0 1 1 0<br />
1 1 0 1 0<br />
A B A + B B-sta-0 B-sta-1<br />
0 0 0 0 1<br />
0 1 1 0 1<br />
1 0 1 1 1<br />
1 1 1 1 1<br />
A B A • B B-sta-0 B-sta-1<br />
0 0 0 0 0<br />
0 1 0 0 0<br />
1 0 0 0 1<br />
1 1 1 0 1<br />
8
통계적 방법을 적용한 고장의 점수 계산 방법<br />
• 기준 1 : 후보 고장과 fail log의 오류가<br />
동일하게 나타나는 완전일치공통부분의 수<br />
• 기준 2 : 각 출력 단 별로 양쪽 다 오류가<br />
나타날 경우 +1 / 한쪽만 오류가 나타날 경우 -1<br />
• 기준 3 : 모든 failing pattern을 설명하기 위한<br />
추가적인 후보 고장<br />
고장 점수<br />
Failing<br />
Pattern 1<br />
Failing<br />
Pattern 2<br />
Failing<br />
Pattern 3<br />
Failing<br />
Pattern 4<br />
고장 1 93 ▣ ▣ ▣<br />
고장 2 104 ▣ ▣<br />
고장 3 87 ▣<br />
고장 4 50 ▣<br />
고장 5 23 ▣<br />
9
비교 실험 결과<br />
Circuits<br />
SLAT[1]<br />
The Proposed Algorithm<br />
Detected Faults Candidate Faults Detected Faults Candidate Faults<br />
c432 1.6 9.5 1.6 3.8<br />
c499 1.2 21.5 1.1 2.3<br />
c880 1.6 6.1 1.6 2.3<br />
c1355 0.9 9.7 0.9 3.1<br />
c1908 1.6 9.4 1.5 2.4<br />
s9234 1.9 21.0 1.9 2.9<br />
c3540 1.8 8.1 1.8 3.0<br />
c3540 1.9 12.3 1.9 2.8<br />
c5315 1.9 25.9 1.9 2.9<br />
c7552 1.8 15.0 1.8 3.0<br />
Average 1.6 13.9 1.6 2.8<br />
10
결론 및 향후 계획<br />
• 압축 테스트 패턴을 통한 효율적인 다중 고장<br />
진단 방법<br />
• 장점 :<br />
– 압축 테스트 패턴 기반<br />
– 소요 시간 감소 – 단일 고장 시뮬레이션 사용<br />
– 고장 진단 결과의 정확성<br />
– 고장간의 영향도 고려됨<br />
– 실제 결함을 찾는 노력을 줄여줌<br />
• 향후 계획<br />
– 시간 단축을 위한 Path-Tracing 기법 활용<br />
11
Yonsei University<br />
Computer Systems & Reliable SoC Lab.<br />
Tel : 82-2-2123-2775<br />
E-mail : yoseop@soc.yonsei.ac.kr