Capitolo III - INFN Napoli

More documents

Recommendations

Info

74 Capitolo III Nel caso specifico di ATLAS, si presenta la necessità di dover trasferire dati dalla scheda PAD sia verso il concentratore ottico, che poi li invierà al ROD, sia verso le schede Sector Logic. Mentre il concentratore riceverà le informazioni riguardanti i dati in parole da 16 bit, le schede SL riceveranno informazioni di trigger, sincrone, codificate in parole da 12 bit. Il link ottico G 2 LINK si basa su un classico approccio seriale ed utilizza dispositivi commerciali. La frequenza di funzionamento risulta essere dell’ordine del GHz. Il link utilizza il chip-set HDMP-1032/1034 che gestisce la serializzazione e la deserializzazione dei dati. La parte opto-elettronica si basa sui dispositivi HFBR-5912E [5]. In figura 3.22 sono visibili schede TX ed RX, che ospitano i componenti elettronici e quelli ottici. Figura 3.22 Le schede di trasmissione e ricezione dati I trasduttori opto-elettronici funzionano alla frequenza di 1.25 Gbit/s, utilizzando laser VCSEL ( Vertical Cavity Surface Emitting Laser) con una
Capitolo III lunghezza d’onda di 850 nm. La tensione di funzionamento risulta essere di 3.3V e lo standard logico di ingresso e di uscita è il PECL ( Positive Emitter Coupled Logic). Il chip-set HDMP 1032/1034 è composto da un trasmettitore e da un ricevitore e la loro funzione è quella di serializzatore (TX) e deserializzatore (RX) per i 16 bit ( + 1 bit di strobe ) che vengono forniti al chip-set. Il trasmettitore fornisce una uscita seriale differenziale in standard PECL; il ricevitore accetta la coppia di dati PECL e restituisce 16 bit dati più il bit di strobe in standard TTL. La frequenza di clock dei dispositivi utilizzati può variare nell’intervallo 13÷70 MHz. Oltre ai 16 bit dati, che formano il campo dati (W-Field o Word Field), vengono trasferiti anche 4 bit di controllo, che costituiscono il cosiddetto C-Field (Control Field), per cui l’effettiva frequenza sulla fibra ottica risulta essere 20 volte superiore a quella di clock. Nel caso specifico di ATLAS, il link è usato alla frequenza di bunch crossing ( 40 MHz ), con una frequenza di trasmissione seriale di 800 Mbit/s. I serializzatori permettono la realizzazione di una architettura sincrona, in cui i clock del trasmettitore e del ricevitore hanno una precisa relazione di fase, oppure di una architettura asincrona, in cui non c’è nessuna relazione di fase tra i due clock. Figura 3.23 La configurazione asincrona 75
Page 1 and 2: CAPITOLO 3 La struttura di acquisiz
Page 3 and 4: Capitolo III identificativo del bun
Page 5 and 6: Capitolo III ai protocolli di funzi
Page 7 and 8: Capitolo III Figura 3.5 La segmenta
Page 9 and 10: Le matrici di coincidenza Capitolo
Page 11 and 12: Capitolo III Una ulteriore reiezion
Page 13 and 14: Capitolo III Dopo le memorie di ing
Page 15 and 16: Capitolo III Inoltre, la matrice CM
Page 17 and 18: Capitolo III Compito principale del
Page 19 and 20: Figura 3.16 Il formato dei dati di
Page 21 and 22: Capitolo III ROD per questioni di d
Page 23: Capitolo III trasmissione dei dati
Page 27 and 28: Capitolo III Nella modalità di fun
Page 29 and 30: Capitolo III • Risolvere le sovra
Page 31 and 32: Capitolo III Inoltre una scheda RX
Page 33 and 34: Capitolo III parametri di bunch-cro
Page 35 and 36: Capitolo III • Controllare le fla
Page 37 and 38: Figura 3.35 Efficienza del trigger

Capitolo III - INFN Napoli

You also want an ePaper? Increase the reach of your titles

Delete template?

Save as template?