16.06.2013 Views

Elaborazione Numerica dei Segnali

Elaborazione Numerica dei Segnali

Elaborazione Numerica dei Segnali

SHOW MORE
SHOW LESS

You also want an ePaper? Increase the reach of your titles

YUMPU automatically turns print PDFs into web optimized ePapers that Google loves.

6.5. H/W Specializzato: Moltiplicazione Veloce 129<br />

alla capacità di memoria <strong>dei</strong> DSP; fortunatamente, un gran numero di applicazioni richiede<br />

programmi con solo poche migliaia di istruzioni e dati per poche migliaia di parole.<br />

Tra le apparecchiature fondamentali che rendono possibile l’elaborazione digitale vanno<br />

ricordati i convertitori analogico-digitale (ADC) e digitale-analogico (DAC): interfacciare<br />

in modo efficiente il processore digitale con i convertitori ADC e DAC è di grande<br />

importanza per una efficiente elaborazione. Sono proposte due soluzioni h/w:<br />

1. integrazione <strong>dei</strong> convertitori ADC e DCA nello stesso chip del DSP;<br />

2. presenza di h/w speciale per interfacciare efficientemente convertitori e DSP.<br />

Nel primo caso, all’attuale livello di miniaturizzazione, i DSP non possono includere<br />

altre componenti, visto il consumo complessivo dell’area di silicio. Questo comporta<br />

attualmente forti limiti alle prestazioni di questi DSP.<br />

Nel secondo caso, il processore include una speciale porta seriale per lo scambio di dati,<br />

con un numero veramente ridotto di pin di I/O. Questa soluzione permette di interfacciare<br />

DSP integrati su un unico chip con potenti convertitori a 24 bit.<br />

6.5 H/W Specializzato: Moltiplicazione Veloce<br />

La realizzazione circuitale h/w di una funzione permette tempi di calcolo 10 2 volte più bassi<br />

della corrispondente realizzazione in software o firmware. Non è pertanto sorprendente<br />

che i DSP, nella perenne ricerca di velocità, contengano molte parti di h/w specializzato.<br />

Vediamo alcuni importanti esempi.<br />

Moltiplicazione h/w<br />

Tipiche applicazioni <strong>dei</strong> DSP, come l’ implementazione di un filtro, richiedono di eseguire<br />

un ordine di 10 6 − 10 9 moltiplicazioni. La velocità di esecuzione della singola moltiplicazione<br />

è allora un parametro estremamente critico per la possibilità di elaborazione in<br />

tempo reale: soluzioni firmware, che calcolano la moltiplicazione eseguendo un programma<br />

sequenziale per la somma iterata, hanno velocità di esecuzione troppo bassa per molte<br />

applicazioni. Risulta allora importante sviluppare circuiti dedicati per la moltiplicazione,<br />

che ne permettano l’esecuzione in un singolo ciclo di clock.<br />

In Figura 6.8 viene presentato un tipico h/w dedicato moltiplicatore-accumulatore<br />

(MAC). In questa configurazione, il circuito moltiplicatore possiede una coppia di registri<br />

di input a 16 bit ed un registro di output a 32 bit.<br />

Esistono essenzialmente due tipi unità di moltiplicazione:<br />

Unità per la moltiplicazione a virgola fissa. In questo caso tutte le cifre del numero<br />

moltiplicato sono significative, e quindi questa unità ha eccellente velocità e precisione.<br />

Tuttavia, per prevenire overflow gli ingressi e l’uscita devono essere scalati<br />

via-software in modo da essere valori frazionari compresi tra −1 e +1. Questo<br />

introduce difficoltà nella programmazione.

Hooray! Your file is uploaded and ready to be published.

Saved successfully!

Ooh no, something went wrong!