Sintesi di circuiti sequenziali Circuito sequenziale sincrono

I 0 

I n-1 

Sintesi di circuiti sequenziali 

Salvatore Orlando 

Circuito sequenziale sincrono 

Circuiti 

combinatori 

R 

e 

g 

Arch. Elab. - S. Orlando 1 

• Per determinare il comportamento del circuito sequenziale di sopra, dobbiamo 

determinare la funzione che i circuiti combinatori devono calcolare sulla base 

– del valore dello stato contenuto in Reg 

– del valore degli n input I0 … In-1 • Dobbiamo quindi poter specificare gli output del circuito (OUTPUTS & 

NEXT_STATE) per tutte le combinazioni significative dello stato e dell’input 

O 0 

O m-1 

Arch. Elab. - S. Orlando 2

Automi per la specifica di circuiti di Moore 

• Circuito sequenziale di Moore 

– OUTPUTS(ti ) = δ(STATE(ti )) 

– NEXT_STATE(ti+1 ) = λ(INPUTS(ti ), STATE(ti )) 

• Usiamo un Automa a stati finiti, rappresentato come un grafo diretto 

– i nodi del grafo (in numero finito) corrispondono ai vari stati 

(configurazioni) assunti dagli elementi di memoria del circuito 

– gli archi del grafo (anch’essi in numero finito) corrispondono alle varie 

transizioni di stato 

Etichetta che individua una 

specifica configurazione 

del registro di stato 

S 0 

S 3 

Automi per la specifica di circuiti di Moore 

• Circuito sequenziale di Moore 

– OUTPUTS(ti ) = 

δ( STATE(ti ) ) 

– NEXT_STATE(ti+1 ) = 

λ( INPUTS(ti ), STATE(ti ) ) 

• l’etichetta all’interno di ogni 

nodo definisce l’output del 

circuito come funzione dello 

stato corrispondente al nodo 

– Nodo: 

Stato al tempo t i 

– Etichetta (OUTPUTS): 

Output al tempo t i 

S 0 

S 3 

01 

S 1 

S 2 

00 00 10 

11 

01 

S 1 

11 

11 

10 

10 

S 2 

10 


10 

00 

• l’etichetta di ogni arco rappresenta 

una particolare configurazione degli 

input, e permette la specifica della 

funzione NEXT_STATE 

– Nodo di partenza: 

Stato al tempo t i 

– Etichetta: 

Input al tempo t i 

– Nodo di arrivo (NEXT_STATE): 

Stato al tempo t i+1 


I0 I1 S 0 

S 3 

S 0 

S 3 

01 

01 

Esempio di circuito di Moore 

Circuito 

combinatorio 

s1 s0 00 00 10 

11 

01 

S 1 

11 

11 10 10 

S 2 

10 

10 

00 

O0 O1 • 2 input e 2 output 

• 4 stati possibili (Reg = 2 bit) 

• Automa a stati finiti con 4 nodi 

(stati) 

• Al più 4 archi uscenti da ogni nodo 

– perché 4 archi ? 

• perché ogni arco rappresenta 

una transizione di stato, che 

avviene in conseguenza di una 

certa configurazione 

(significativa) dei 2 input 

• Nota le etichette degli archi, e 

quelle all’interno dei nodi 

• Le etichette esterne ai nodi 

servono solo per nominare i 4 stati 

Automa di Moore e Tabelle di verità 

00 00 10 

11 

01 

S 1 

11 

11 10 10 

S 2 

Stato s 1 s 0 

S 0 0 0 

S 1 0 1 

S 2 1 0 

S 3 1 1 

10 

10 

00 

S 0 

S 1 

S 2 

S 3 

NEXT_STATE 

s1 s0 I1 I0 s1 0 0 0 0 

0 0 0 1 

0 0 1 0 

0 0 1 1 

0 1 0 0 

0 1 0 1 

0 1 1 0 

0 1 1 1 

1 0 0 0 

1 0 0 1 

1 0 1 0 

1 0 1 1 

1 1 0 0 

1 1 0 1 

1 1 1 0 

1 1 1 1 


• I valori dello stato in output non specificati nella tabella NEXT_STATE 

(s1 s0 = X X) corrispondono a transizioni che non dovrebbero mai verificarsi 

– ovvero, le corrispondenti configurazioni degli input non dovrebbe mai 

verificarsi 

0 

1 

X 

1 

X 

X 

0 

1 

1 

X 

0 

X 

X 

0 

1 

X 

s 0 

1 

0 

X 

1 

X 

X 

1 

0 

0 

X 

1 

X 

X 

0 

0 

X 

S 1 

S 2 

- 

S 3 

- 

- 

S 1 

S 2 

S2 - 

S1 - 

- 

S0 S2 - 

S 0 

S 1 

S 2 

S 3 

OUTPUTS 

s 1 s 0 

O 1 O 0 

0 0 0 0 

0 1 1 0 

1 0 1 0 

1 1 1 1 


Sintesi di un circuito di Moore 

• Deriviamo mappe di Karnaugh che generano NEXT_STATE 

– due mappe, una per ognuna delle 2 variabili s 0 e s 1 

– equazione logica in forma SP ottimizzata, e circuito logico (STATE) a 2 livelli 

• Deriviamo le mappe di Karnaugh che generano OUTPUTS 

– due mappe, una per ognuna delle 2 variabili O 0 e O 1 

– equazione logica in forma SP ottimizzata, e circuito logico (OUT) a 2 livelli 

I 0 

I 1 

OUT 

STATE 

s 1 

s 0 

Automi per la specifica di circuiti di Mealy 

O 0 

O 1 


• Circuito sequenziale di Mealy 

– OUTPUTS(ti ) = δ(INPUTS(ti ), STATE(ti )) 

– NEXT_STATE(ti+1 ) = λ(INPUTS(ti ), STATE(ti )) 

• Usiamo ancora un Automa a stati finiti, rappresentato graficamente come un 

grafo diretto 

• Rispetto all’automa di Moore le differenze solo le seguenti 

– le etichette all’interno dei vari nodi, che modellavano l’output del circuito, 

devono essere eliminati 

– nei circuiti di Mealy gli output dipendono infatti non solo dallo stato ma 

anche dall’input 

– nelle etichette sugli archi possiamo distinguere 2 componenti distinte 

• INP / OUT 

– INP corrisponde ad una specifica configurazione dell’input al tempo ti – OUT corrisponde ad una specifica configurazione dell’output del circuito 

al tempo ti Arch. Elab. - S. Orlando 8

Automi per la specifica di circuiti di Mealy 

• Circuito sequenziale di Mealy 

– OUTPUTS(ti ) = 

δ(INPUTS(ti ), STATE(ti ) ) 

– NEXT_STATE(ti+1 ) = 

λ( INPUTS(ti ), STATE(ti ) ) 

• la componente INP dell’etichetta di 

ogni arco rappresenta una particolare 

configurazione degli input, e 

permette la specifica della funzione 

NEXT_STATE 


Stato al tempo ti – Etichetta INP: 

Input al tempo ti – Nodo di arrivo (NEXT_STATE): 

Stato al tempo ti+1 S 0 

01/10 

00/00 

S 1 

S 2 

Stato s 1 s 0 

S 0 0 0 

S 1 0 1 

S 2 1 0 

S 3 1 1 

S 0 

01/10 

00/00 

S 1 

S 2 

10/00 

10/00 

00/11 

• la componente OUT dell’etichetta di 

ogni arco rappresenta una 

particolare configurazione degli 

output, e permette la specifica della 

funzione OUTPUTS 


Stato al tempo ti – Etichetta INP: 

Input al tempo ti – Etichetta OUT (OUTPUTS): 

Output al tempo ti Automa di Mealy e Tabelle di verità 

10/00 

10/00 

00/11 

S 0 

S 1 

S 2 

S 3 

NEXT_STATE 

s1 s0 I1 I0 s1 0 0 0 0 

0 0 0 1 

0 0 1 0 

0 0 1 1 

0 1 0 0 

0 1 0 1 

0 1 1 0 

0 1 1 1 

1 0 0 0 

1 0 0 1 

1 0 1 0 

1 0 1 1 

1 1 X X 


• Lo stato S3 non è significativo 

– nelle tabelle NEXT_STATE e OUTPUTS, la configurazione (s1 s0 = 1 1) può 

essere combinata con qualsiasi altro valore in input (DON’T CARE), per 

produrre qualsiasi valore in output 

0 

1 

X 

X 

X 

X 

0 

X 

1 

X 

0 

X 

X 

s 0 

1 

0 

X 

X 

X 

X 

1 

X 

0 

X 

1 

X 

X 

S1 S2 - 

- 

- 

- 

S1 - 

S2 - 

S1 - 

- 

S 0 

S 1 

S 2 

S 3 

OUTPUTS 

s1 s0 I1 I0 O1 0 0 0 0 

0 0 0 1 

0 0 1 0 

0 0 1 1 

0 1 0 0 

0 1 0 1 

0 1 1 0 

0 1 1 1 

1 0 0 0 

1 0 0 1 

1 0 1 0 

1 0 1 1 

1 1 X X 

0 

1 

X 

X 

X 

X 

0 

X 

1 

X 

0 

X 

X 

O 0 

0 

0 

X 

X 

X 

X 

0 

X 

1 

X 

0 

X 

X 


Sintesi di un circuito di Mealy 

• Deriviamo mappe di Karnaugh che generano NEXT_STATE 

– due mappe, una per ognuna delle 2 variabili s 0 e s 1 

– equazione logica in forma SP ottimizzata, e circuito logico (STATE) a 2 livelli 

• Deriviamo le mappe di Karnaugh che generano OUTPUTS 

– due mappe, una per ognuna delle 2 variabili O 0 e O 1 

– equazione logica in forma SP ottimizzata, e circuito logico (OUT) a 2 livelli 

I 0 

I 1 

OUT 

STATE 

s 1 

s 0 

Esempio di circuito di Moore 

• Circuito molto semplificato che controlla i semafori di un incrocio 

O 0 

O 1 


– input: sensori sull’asfalto che controllano se sono presenti macchine in attesa 

– output: segnali che determinano l’accensione (rosso/verde) dei semafori 

• Incrocio con strade poste a Nord/Sud e Est/West 

• 2 bit in input che sono collegati ai sensori, e segnalano l’arrivo delle macchine 

– NScar e EWcar, che quando affermati segnalano al circuito la presenza di macchine 

nella direzione Nord/Sud e viceversa, e nella direzione Est/West e viceversa 

• 2 bit in output 

– NSlite e EWlite, che quando affermati indicano che i corrispondenti semafori sono 

verdi 

NSlite 

W 

N 

S 

E 

NScar 


• 2 soli stati: 

– NSgreen 

Automi a stati finiti 

• modella il caso in cui passano solo le macchine in direzione NS e viceversa 

– EWgreen 

• modella il caso in cui passano solo le macchine in direzione EW e viceversa 

• Le etichette all’interno dei nodi contengono solo le variabili in output da 

affermare 

– NSlite indica che: (NSlite, EWlite) = (1, 0) 

• Le etichette sugli archi indicano solo le combinazioni di variabili in input 

importanti, ovvero le variabili DON’T CARE non sono mostrate 

– ∼ NScar indica che: (NScar, EWcar) = (0, X) 

Stato s 

NSgreen 0 

EWgreen 1 

Tabelle di verità 

NSgreen 

EWgreen 

NEXT_STATE 

s NScar EWcar s 

0 X 0 

0 X 1 

1 0 X 

1 1 X 

NScar EWcar 

s 

00 01 11 10 

0 1 1 

1 1 1 

s new = ∼s EWcar + s ∼NScar 


0 

1 

1 

0 

NSgreen 

EWgreen 

EWgreen 

NSgreen 


EWgreen 0 

Stato s 

NSgreen 

1 

• NEXT_STATE 

– snew = ∼s EWcar + s ∼Nscar 

• OUTPUTS 

– NSlite = ∼s 

– EWlite = s 

EWcar 

NScar 

Tabelle di verità 

NSgreen 

EWgreen 

Circuito sequenziale 

s 

s 

OUTPUTS 

NSlite EWlite 

0 1 0 

1 0 1 

NSlite = ∼s 

EWlite = s 

EWlite 

NSlite 



Commenti 

• La frequenza del clock determina il momento in cui il valore del prossimo stato 

viene memorizzato 

• Durante il periodo ti del clock, OUTPUTS non può cambiare 

– dipende solo dallo stato 

• Durante il periodo ti del clock, NEXT_STATE può cambiare man mano che 

cambiano gli input 

– ma il nuovo stato viene memorizzato solo sul fronte di salita (discesa) del 

segnale di clock 

• Nel circuito precedente, se vogliamo controllare una volta al minuto se 

dobbiamo (o meno) invertire i colori dei 2 semafori 

– basta fissare un segnale di clock il cui ciclo (periodo) è di 60 s. 

– Frequenza del clock = 1/60 Hz = 0,17 Hz 

Parte Controllo = Circuito sequenziale 

• Nel seguito vedremo che la Parte controllo (Control) 

della CPU non è altro che uno specifico circuito 

sequenziale 

– istruzioni macchina eseguite in più cicli di clock 

• ad ogni ciclo, si esegue uno micropasso 

(microistruzione) 

• lo stato interno al circuito sequenziale determina lo 

specifico micropasso da eseguire 

– gli output della parte controllo sono inviati alla 

parte operativa (Datapath), che li interpreta come 

comandi 

• es.: controlli dei multiplexer, controlli per le ALU, 

segnali per abilitare la scrittura in registri, ecc. 

– gli input della parte controllo giungono dal 

Datapath 

• es.: campi del registro che contiene l’istruzione 

corrente (IR), risultati di operazioni di confronto, 

ecc. 


Controllo 

Stato 

Datapath 

CPU 


Automi vs Microistruzioni 

• Gli automi a stati finiti costituiscono un metodo grafico per descrivere il 

comportamento, passo per passo, di un circuito sequenziale 

• Se gli stati sono in numero considerevole => 

– diventa difficile disegnare l’automa 

• Utile quindi usare un programma (microprogramma) scritto con un linguaggio 

testuale, composto da un set definito di istruzioni (microistruzioni) 

• Sintassi di una microistruzione di tipo TS (Transizione di Stato), usata per 

modellare circuiti di Moore: 

S i : O i (c i1) Next i1; (c i2) Next i2; …. (c im) Next im 

Etichetta che 

individua lo stato 

corrente 

Salto a molte vie 

Valori in output 

da affermare sulla 

base dello stato 

corrente 

(Operazione da 

comandare all’esterno) 

Automa vs Microprogramma 

Condizione sui 

valori delle 

variabili in input Etichetta dello stato 

su cui transire (a cui 

saltare) 

NSgreen: NSlite←1, EWlite ←0 case (NScar, EWcar) of 

(_,0) NSgreen ; 

(_,1) EWgreen 

EWgreen: NSlite←0, EWlite ←1 case (NScar, EWcar) of 

(0,_) EWgreen ; 

(1,_) NSgreen 



Modi alternativi per implementare i circuiti 

• La notazione introdotta con i microprogrammi 

suggerisce un’implementazione differente dei 

circuiti sequenziali 

• Abbiamo già visto la tecnica cosiddetta cablata, 

che richiede la definizione del circuito logico a 2 

livelli (PLA) che determina 

– le funzioni NEXT_STATE e OUTPUTS 

• La tecnica alternativa prevede di: 

– memorizzare le varie microistruzioni (con 

formato ben definito) in una ROM 

– usare un registro (Stato del circuito), 

chiamato sequenzializzatore (micro Program 

Counter), per indirizzare la microistruzione 

corrente 

– è necessaria una rete per determinare il 

prossimo valore del sequenzializzatore 

(logica di selezione o sequenzializzazione), 

che a sua volta può far uso di ROM per 

l’implementazione 

ROM 

Stato 

Logica di 

selezione 

inputs 

outputs

Sintesi di circuiti sequenziali Circuito sequenziale sincrono

Create successful ePaper yourself

Delete template?

Save as template?