Stéphane BAFFREAU Susceptibilité des micro-contrôleurs

N° d'ordre : 707
THESE
Présentée à :
L'INSTITUT NATIONAL DES SCIENCES APPLIQUEES
DE TOULOUSE
Pour l'obtention du
DOCTORAT DE L'I.N.S.A.
Spécialité :
CONCEPTION DE CIRCUITS MICROELECTRONIQUES ET MICROSYSTEMES
Par
Stéphane BAFFREAU
Susceptibilité des micro-contrôleurs
aux agressions électromagnétiques
Rapporteurs : M. Bernard DEMOULIN Professeur à l'université de Lille
M. Fabien NDAGIJIMANA Professeur à l'Université de Grenoble
Examinateurs : Mme Sonia BENDHIA Maître de Conférences à l'INSA de Toulouse
M. Christophe LOCHOT Ingénieur de recherche à Motorola Toulouse
M. Gilles MOTET Professeur à l'INSA de Toulouse
M. Etienne SICARD Professeur à l'INSA de Toulouse

A mes proches …

REMERCIEMENTS
Ce travail a été effectué au sein du groupe de recherche "sûreté de fonctionnement des
systèmes" du Laboratoire d'Etude des Systèmes Informatiques et Automatiques (LESIA) établi au
département de génie électrique et informatique de l'INSA de Toulouse. Je remercie
M. B. PRADIN, directeur de ce département, ainsi que tout le personnel technique et
administratif du département et du laboratoire pour leur aide et leur bonne humeur.
Je tiens à exprimer toute ma reconnaissance à mon directeur de thèse Etienne SICARD qui
m'a fait découvrir la CEM des composants durant mon DEA, et surtout apprécier cette discipline
pendant ces trois dernières années. Merci pour l'aide technique et les conseils qu'il a su me
transmettre avec beaucoup de patience et de pédagogie.
J'adresse mes sincères remerciements à M. B. DEMOULIN et M. F. NDAGIJIMANA qui ont
accepté non seulement d'être membres de mon jury mais également rapporteurs de ce manuscrit.
Conscient de l'opportunité que j'ai eu de pouvoir travailler en collaboration avec le monde
industriel, je tiens à exprimer ma reconnaissance à M. A. PEYRE-LAVIGNE qui, initialement, m'a
permis d'accéder à des composants de haute technologie. Je remercie également
M. Ch. LOCHOT pour la succession de qualité qu'il a assurée, pour sa participation en tant que
membre de mon jury, et surtout pour la pertinence de ses questions, remarques et orientations.
Je remercie particulièrement Gilles MOTET, directeur du LESIA et surtout co-encadrant de
ma thèse, pour ses conseils, sa compétence au niveau des logiciels et de la certification, ainsi que
son adaptation à notre jargon CEM.
J'adresse mes chaleureux remerciements à Sonia BENDHIA pour son co-encadrement dans
des conditions pas toujours évidentes (Cyrine est là pour en témoigner), pour les conseils qu'elle
m'a apportés tout au long de ces trois années et pour la joie de vivre qu'elle sait si bien insuffler
au sein de l'équipe.
Un grand merci à Fred (F. BLANC) qui a su apprivoiser Babar et Barracuda. Sa compétence
technique et sa disponibilité m'ont été d'un grand recours.

Je remercie tous ceux qui ont apporté leur pièce à l'édifice, je pense en particulier à Louise et
Rachid pour leur aide concernant la mise au point des logiciels défensifs, ainsi que Kenny,
Nicolas, Jean-Pierre, Jérôme, Frédéric et Jean-Christophe pour leur contribution à l'élaboration
du logiciel de gestion du banc de test. Je remercie tous ceux qui ont participé au bon
déroulement de ce travail et plus particulièrement les collègues de bureau que sont Sébastien,
Cécile, Ayumi, Enrique, Bertrand avec qui les discussions ont été très instructives et toujours dans
la bonne humeur.
Merci à tous ceux qui ont pris des nouvelles de la thèse. Aujourd'hui je peux leur dire qu'elle
se porte plutôt bien et c'est entre autre grâce à eux. Merci à Jean-Jacques pour les moments de
détente qu'il m'a apporté. Qui sait, un jour nous irons peut-être ensemble pêcher des cailloux.
Enfin, un grand MERCI à mes proches pour le soutien dont ils ont su me faire preuve depuis
toujours. Je pense tout particulièrement à Nat, Anne, Sansan et mes parents.

Tables des matières
Tables des matières .................................................................................................................... 1
Introduction ................................................................................................................................ 5
Chapitre I La susceptibilité électromagnétique des circuits intégrés ....................................... 11
I. Introduction....................................................................................................................... 12
A. La technologie CMOS................................................................................................. 12
1. Rappel sur la technologie CMOS............................................................................. 12
2. Evolution des composants élémentaires................................................................... 18
3. Le monde des circuits intégrés : les micro-contrôleurs............................................ 20
B. La compatibilité électromagnétique ............................................................................ 21
1. Notion d'émission parasite des circuits intégrés....................................................... 22
2. Les normes CEM et leur domaine d'application ...................................................... 22
II. La susceptibilité des circuits intégrés .............................................................................. 24
A. Définitions et généralités............................................................................................. 24
B. Rappels d'électromagnétisme ...................................................................................... 25
1. Les équations de Maxwell........................................................................................ 25
2. Génération d'un champ électromagnétique .............................................................. 26
3. Propagation d'un champ électromagnétique............................................................. 27
C. Les principales sources de perturbations électromagnétiques..................................... 29
1. Les décharges électrostatiques ................................................................................. 29
2. Les charges inductives ............................................................................................. 29
3. Les circuits intégrés.................................................................................................. 30
4. Les réseaux de communication sans fil.................................................................... 31
5. Les téléphones mobiles et les stations relais associées ............................................ 31
6. Les relais radiofréquences........................................................................................ 32
7. Les radars ................................................................................................................. 33
8. Les armes électromagnétiques de forte puissance.................................................... 34
D. Mode de couplage d'une onde électromagnétique....................................................... 34
E. Les effets des perturbations sur le comportement des circuits intégrés....................... 35
1. Les circuits analogiques ........................................................................................... 35
a. Hors bande de fréquence du composant............................................................... 35
b. Dans la bande de fréquence du composant .......................................................... 36
2. Les circuits numériques............................................................................................ 37
a. Le phénomène de latchup..................................................................................... 37
b. Effet sur les sorties ............................................................................................... 37
c. Effet sur les entrées .............................................................................................. 37
3. La susceptibilité des micro-contrôleurs.................................................................... 38
a. Influence sur les mémoires................................................................................... 38
b. Influence sur l'exécution d'un programme ........................................................... 39
III. Conclusion...................................................................................................................... 39
IV. Références...................................................................................................................... 40
1

Chapitre II Etat de l'art ............................................................................................................. 45
I. Introduction....................................................................................................................... 46
II. Les méthodes de mesures de susceptibilité ..................................................................... 46
A. Les méthodes rayonnées.............................................................................................. 46
1. Les mesures en chambre anéchoïde ......................................................................... 47
2. Les mesures en chambre réverbérante ..................................................................... 48
3. La stripline................................................................................................................ 49
4. La cellule TEM......................................................................................................... 49
5. La cellule GTEM...................................................................................................... 50
B. Les méthodes conduites............................................................................................... 51
1. La Bulk Current Injection (BCI) .............................................................................. 51
2. La Work Bench Faraday Cage (WBFC) .................................................................. 52
3. La Direct Power Injection (DPI) .............................................................................. 53
III. L'approche logiciels défensifs ........................................................................................ 56
A. La gestion des entrées/sorties d'un micro-contrôleur .................................................. 57
1. Les protocoles de communications .......................................................................... 57
2. Les registres de contrôle de direction des ports ....................................................... 58
3. Gestion des données d’entrée................................................................................... 58
a. Les données analogiques ...................................................................................... 58
b. Les données numériques ...................................................................................... 60
B. La gestion de la mémoire volatile................................................................................ 61
C. La gestion du flot de contrôle...................................................................................... 62
1. Vérification du flot de contrôle par signatures logicielles ....................................... 63
2. Les marqueurs de passage........................................................................................ 64
3. Remplissage de la mémoire programme non utilisée............................................... 64
4. Les techniques de détection spécifiques................................................................... 66
IV. Conclusion ..................................................................................................................... 67
V. Références ....................................................................................................................... 68
Chapitre III Le banc de test de susceptibilité ........................................................................... 71
I. Introduction....................................................................................................................... 72
II. Description....................................................................................................................... 72
III. Modélisation................................................................................................................... 74
A. Le générateur RF......................................................................................................... 74
1. Présentation générale................................................................................................ 74
2. Mesures préliminaires .............................................................................................. 75
3. Modélisation............................................................................................................. 77
B. L'amplificateur de puissance ....................................................................................... 78
1. Présentation générale................................................................................................ 79
2. Mesures préliminaires .............................................................................................. 79
3. Modélisation............................................................................................................. 81
IV. Le logiciel de gestion ..................................................................................................... 82
A. Caractéristiques ........................................................................................................... 82
B. La procédure de test..................................................................................................... 83
V. Critère de susceptibilité................................................................................................... 85
VI. Validation du banc : mesure de la susceptibilité d'une interface CAN.......................... 87
A. Le bus CAN................................................................................................................. 87
1. Caractéristiques électriques...................................................................................... 88
2. L'interface high speed de Motorola PC 33989......................................................... 89
B. Description du circuit de test....................................................................................... 90
2

C. Description de la procédure de test.............................................................................. 93
D. Les résultats obtenus afin de valider le logiciel de gestion du banc............................ 94
VII. Conclusion .................................................................................................................... 98
VIII. Références ................................................................................................................... 99
Chapitre IV Modélisation de la susceptibilité des composants.............................................. 101
I. Introduction..................................................................................................................... 102
II. Rappels sur le modèle d'émission ICEM....................................................................... 102
A. Les paramètres du modèle de boîtier......................................................................... 102
B. Les paramètres du modèle de circuit intégré............................................................. 105
1. Modélisation de l'activité interne ........................................................................... 105
2. Modélisation du réseau d'alimentation................................................................... 106
a. La capacité de découplage interne...................................................................... 106
b. Les chemins d'alimentation ................................................................................ 108
3. Le modèle d'émission résultant .............................................................................. 109
III. Modèle de susceptibilité des composants ICIM........................................................... 110
A. Description du modèle............................................................................................... 111
1. Les structures de protection des entrées/sorties ..................................................... 111
a. Les diodes de clamp ........................................................................................... 112
b. Le transistor NMOS à grille couplée.................................................................. 112
c. Modélisation des protections.............................................................................. 113
B. Critères de susceptibilité............................................................................................ 113
1. Stress de l'alimentation........................................................................................... 114
2. Diminution de la tension d'alimentation ................................................................ 116
3. Baisse de tension différentielle .............................................................................. 117
4. Surconsommation de courant................................................................................. 118
C. Mise en œuvre d'un micro-contrôleur 16 bits............................................................ 120
1. Le MC9S12DP256 de Motorola ............................................................................ 120
2. La carte BABAR .................................................................................................... 121
a. Généralités et contraintes de conception ............................................................ 121
b. Dispositifs de mesure de susceptibilité pour le micro-contrôleur...................... 123
b.1 Les éléments de contrôle du fonctionnement du micro-contrôleur.............. 124
b.2 Injection de perturbations sur le réseau d'alimentation ................................ 124
b.3 Injection de perturbation sur la sortie de synchronisation d'horloge............ 126
c. Difficultés rencontrées........................................................................................ 128
D. Comparaisons entre mesures et résultats de simulations........................................... 129
1. Perturbation injectée sur le réseau d'alimentation.................................................. 129
a. Description du schéma électrique simulé........................................................... 129
b. Résultats obtenus................................................................................................ 130
c. Influence des paramètres de cœur et de boîtier .................................................. 133
2. Perturbation injectée sur la sortie de synchronisation d'horloge............................ 137
a. Description du schéma électrique simulé........................................................... 137
b. Résultats obtenus................................................................................................ 138
IV. Conclusion ................................................................................................................... 140
V. Références ..................................................................................................................... 142
Chapitre V Les logiciels défensifs mis en œuvre................................................................... 145
I. Introduction..................................................................................................................... 146
II. Test d'un bloc analogique : application au domaine de l'automobile ............................ 146
A. Description générale de l'application ........................................................................ 146
3

4
1. Injection de perturbation sur le convertisseur analogique numérique.................... 147
2. Définitions.............................................................................................................. 150
3. Mode de conversion utilisé .................................................................................... 151
4. Description du signal du capteur............................................................................ 152
5. Description du signal d'alarme ............................................................................... 153
6. Caractéristiques des perturbations.......................................................................... 156
B. Les logiciels défensifs embarqués ............................................................................. 158
1. Low defensive software ......................................................................................... 158
2. Medium defensive software ................................................................................... 160
C. Résultats de mesures.................................................................................................. 161
1. Les paramètres logiciels testés ............................................................................... 161
2. Mesure de susceptibilité avec le logiciel conventionnel ........................................ 163
3. Comparaison des logiciels avec les paramètres par défaut .................................... 164
4. Influence du nombre d'échantillons : paramètre MaxAlarm.................................. 165
5. Influence de la pente : paramètre MaxDelta ......................................................... 166
6. Coût des logiciels défensifs.................................................................................... 166
III. Réalisation du test d'un bloc digital ............................................................................. 169
A. Description générale.................................................................................................. 169
B. Perturbation injectée sur le réseau d'alimentation ..................................................... 172
C. Perturbation injectée sur l'arbre d'horloge ................................................................. 173
IV. Conclusion ................................................................................................................... 174
Références .......................................................................................................................... 176
Conclusion et perspectives..................................................................................................... 177
I. Le banc de test de susceptibilité...................................................................................... 178
II. Le modèle ICIM ............................................................................................................ 178
III. Les logiciels défensifs .................................................................................................. 179
IV. Perspectives.................................................................................................................. 179
Annexes.................................................................................................................................. 181
Annexe 1 – Régimes de fonctionnement des transistors MOS et equations associées pour le
modèle MOS de niveau 1................................................................................................... 182
Annexe 2 – Principales caractéristiques du protocole CAN. ............................................. 183
Annexe 3 – L'effet de peau dans les conducteurs............................................................... 188
Annexe 4 – Diagramme de bloc détaillé du Barracuda...................................................... 190
Glossaire................................................................................................................................. 191

Introduction
5

Introduction
Depuis l’apparition en 1971 du premier processeur, le 4004 d’INTEL, les composants
programmables, tels que les micro-processeurs, les micro-contrôleurs ou DSP (Digital Signal
Processor) n’ont cessé d’évoluer. La fréquence d’horloge, les fonctions disponibles ou le nombre
de transistors intégrés sur une même puce (Figure 1)[INTEL03] sont autant de paramètres
permettant de mesurer l'augmentation continuelle des performances de ces circuits intégrés au
cours du temps.
Nombre de transistors (Milliers)
100 000
10 000
1 000
100
10
1
Figure 1 : Evolution au cours des années du nombre de transistors intégrés sur un microprocesseur.
Les caractéristiques intrinsèques de ces composants les ont rendus indispensables à tout
système électronique demandant des fonctionnalités complexes avec des temps de réponse
relativement courts. Nous les retrouvons donc dans des domaines aussi variés que la médecine,
l’agriculture, l’informatique, les communications ou les moyens de transport. Ils sont bien souvent
considérés comme le "cerveau" ou l’organe de gestion des informations des systèmes auxquels ils
sont affectés.
Prenons l’exemple des systèmes embarqués dans les applications automobiles. Les
équipements électroniques représentent actuellement 25% du coût global d’une voiture
[BERE03], et devraient atteindre près de 35% en 2010 (Figure 2 partie de gauche). Les
processeurs, initialement réservés pour le haut de gamme, sont aujourd'hui de plus en plus
utilisés dans l'ensemble de la gamme des véhicules [BANN03] comme l'illustre la Figure 2 (partie
de droite).
8080
8008
4004
8086
286
Processeur 486 DX
Processeur 386
Processeur Pentium II
Processeur Pentium
Stéphane Baffreau
Processeur Pentium IV
Processeur Pentium III
1970 1975 1980 1985 1990 1995 2000
Années
6

Introduction
7
35
30
25
20
15
10
5
0
Pourcentage du coût de l'électronique
dans le véhicule
1920 1940 1960 1980 2000 2010 Années
Figure 2 : Evolution au cours des années du coût et du marché de l’électronique
automobile [BANN03].
Cet engouement s'explique relativement aisément par le fait que les constructeurs désirent
apporter le maximum de sécurité, de confort et de services aux passagers du véhicule, tout en
préservant la fonction première accomplie par une voiture : le transport. Nous assistons donc à
une augmentation du nombre de systèmes dont la complexité, et l'importance de certaines de
leurs décisions sont également accrues. La Figure 3 présente différents dispositifs relatifs au
confort des passagers et plus particulièrement, les fonctions télématiques actuelles ou appelées à
être intégrées dans un avenir proche.
Auto Radio
Internet
Centre d'appel d'urgence
Télé-diagnostique
Nombre de processeurs par véhicule
120
100
1998 2000 2002
Figure 3 : La télématique et l'automobile.
Haut de gamme
Moyen de gamme
Bas de gamme
De plus, ces systèmes ou sous-systèmes porteurs d'information nécessitent des
communications temps réel afin de réaliser au mieux leurs différentes fonctions. De ce fait, la
constitution de réseaux internes au véhicule s'est développée. Initialement filaires, puis
multiplexés, ces réseaux communiquent de plus en plus via des liaisons RF (radio fréquence). Ce
80
60
40
20
0
Ordinateur Portable
Téléphone Mobile
TV DVD
Carte HF Bluetooth
GPS Navigation
Stéphane Baffreau

Introduction
qui a comme principaux avantages de diminuer le nombre de fils et par conséquent le poids
associé, de simplifier l'installation dans le véhicule, et de réduire le coût de production. Par
exemple, la fabrication de la Peugeot 306 demandait 635 fils, tandis que la 307 n'en requiert plus
que 373 [BERE03].
Par ailleurs, la constitution de ces divers réseaux sans fil est étroitement liée à l'émergence de
protocoles toujours plus nombreux comme le montre la Figure 4. Leurs caractéristiques suivent
des orientations relativement divergentes selon les systèmes pour lesquels ils sont destinés. Ainsi,
certains privilégient plutôt le débit, d'autres la distance de propagation, d'autres encore proposent
un niveau de fiabilité plus élevé. Là encore, l'utilisation de micro-contrôleurs pour gérer le
protocole lui-même permet de simplifier la conception de l'application.
100 Mbit/s
50 Mbit/s
10 Mbit/s
1 Mbit/s
500 kbit/s
50 kbit/s
Stationnaire Marcheur Automobile
Type de terminal
Figure 4 : Les principaux protocoles de communication actuels.
En outre, le fait d'avoir recours à des circuits intégrés programmables nécessite de leur
associer une couche logicielle. Comme l'illustre la Figure 5, nous assistons à un envol significatif
de la taille des mémoires embarquées qui est principalement dû au stockage du logiciel applicatif.
10 Mo
1Mo
100 ko
10 ko
1ko
Débit
LAN Fixe
RF Home
Bluetooth
Taille Mémoire
A300=23ko
1970
802.1 1a
HiperLAN2
802.1 1b
Wi Fi
A320=5Mo
Avion
UMTS
GPRS
GSM
A340=12Mo
Citroën CX = 1,1 ko
Automobile
A380 = ??
Multimédia
CAN
LIN
Peugeot 607 = 2 Mo
1980 1990 2000 2010 Années
Figure 5 : Evolution de la mémoire dans les systèmes embarqués.
Stéphane Baffreau
8

Introduction Stéphane Baffreau
9
En contre partie, la coexistence processeurs et communications RF pose certains problèmes en
terme de compatibilité électromagnétique (CEM). Les logiciels embarqués, les circuits imprimés
ainsi que les composants sont réalisés par des ingénieurs qui n'ont pas forcément de formation en
électronique et en CEM. De plus, l'utilisation de liaisons RF et de circuits intégrés plus ou moins
bruyants génère un champ électromagnétique non négligeable dans un espace où résident
beaucoup de systèmes critiques. Ces problèmes, s'ils ne sont pas analysés dès la conception du
système, sont bien souvent à l'origine de retour chez le constructeur. Retour qui a non seulement
un coût financier non négligeable, mais encore qui influe sur l'image de marque du fabricant. Les
dysfonctionnements induits peuvent non seulement causer des pannes mais aussi des dommages
sur les usagers.
Avant de provoquer des défaillances des fonctionnalités du système, les dysfonctionnements
électroniques perturbent l'exécution de l'application logicielle. D'où l'importance de coupler les
domaines de l'électronique et du logiciel afin de rendre plus sûr le fonctionnement des systèmes
temps réels embarqués critiques.
La connaissance et l'évolution des circuits intégrés permettent de mieux cerner les problèmes
rencontrés en CEM des composants, c'est pourquoi nous y consacrerons une partie du premier
chapitre. La seconde partie traite des phénomènes électromagnétiques et plus particulièrement
de la susceptibilité des circuits intégrés.
Dans le second chapitre, nous complèterons les aspects CEM des composants par un état de
l'art des méthodes de mesures de susceptibilité. Nous introduirons également la notion de logiciel
défensif afin de compléter notre étude théorique.
Pour mettre en pratique les notions précédemment décrites, nous avons conçu un banc de test
de susceptibilité des composants que nous détaillons dans le chapitre III. Cet élément crucial à
notre étude pratique fera l'objet d'une modélisation en vue de la simulation du banc d'agression.
Nous clorons ce chapitre par la mise en œuvre et la validation du banc de test sur un composant
électronique issu du domaine de l'automobile dont la complexité reste abordable.
Le chapitre IV nous permettra de présenter les bases d'un futur modèle de susceptibilité des
composants basé sur les connaissances acquises et les résultats d'expérimentation.
Le dernier chapitre est consacré à la mesure de l'efficacité de certaines méthodes de protection
logicielle. La cible testée sera un micro-contrôleur 16 bits destiné principalement à des
applications automobiles et intégrant aussi bien des fonctions logiques qu'analogiques. Ce sera
pour nous l'occasion d'évaluer l'influence de quelques paramètres logiciels sur le comportement
d'applications typiques soumises à des perturbations électromagnétiques. Ainsi nous pourrons
dresser un premier bilan sur la pertinence de la mise en œuvre de protections logicielles pour
parer à des agressions RF.

Introduction Stéphane Baffreau
REFERENCES
[BANN03] R. Bannatyne, "Microcontrollers for the automobile", Micro Control
Journal, 2003.
[BERE03] J. Beretta, "Les systèmes électroniques embarqués, un enjeu
majeur de l'automobile", Journées nationales de réflexion et de
prospectives sur les systèmes embarqués, Paris, juin 2003.
[INTEL03] "Silicon Moore Law’s", Site internet d’INTEL,
http://www.intel.com/research/silicon/mooreslaw.htm, 2003.
10

Chapitre I
La susceptibilité électromagnétique des circuits intégrés
11

Chapitre I Stéphane Baffreau
I. INTRODUCTION
Les micro-contrôleurs, tout comme la majeure partie des circuits intégrés, sont réalisés selon la
technologie CMOS (Complementary Metal Oxyde Semiconductor). De ce fait, l'étude de leur
comportement électromagnétique est fortement dépendant de cette technologie. Par conséquent,
il en est de même pour notre étude qui se focalise autour de la notion de susceptibilité
électromagnétique. C'est pourquoi, dans ce chapitre, nous allons effectuer un rappel sur la
technologie CMOS en décrivant tout d'abord le principe de fonctionnement d'un transistor MOS,
puis en nous penchant sur le cas d'une porte de base : un inverseur CMOS. Ensuite, nous
donnerons quelques notions de compatibilité électromagnétique (CEM). Nous nous focaliserons
dans un premier temps sur l'émission parasite et les normes systèmes. Nous terminerons ce
chapitre en décrivant de manière détaillée certains aspects liés à la susceptibilité des circuits
intégrés, tels que les modes de couplage et les sources potentielles de perturbation
électromagnétique.
A. La technologie CMOS
En 1925, J. Lilienfeld proposait le principe élémentaire du transistor MOS à effet de champ.
Mais ce n'est qu'en 1935 que O. Heil présentait la première structure physique de ce même
transistor. Puis cette technologie devait sombrer quelques années pour mieux émerger dans les
années 1960, avec l'apparition des premiers calculateurs. Depuis, la technologie CMOS n'a cessé
d'accroître sa suprématie vis-à-vis des autres technologies et occupe ainsi une place
prépondérante dans le monde des circuits électroniques.
1. Rappel sur la technologie CMOS
Comme son nom l'indique, la technologie CMOS repose sur le principe de deux transistors
MOS à effet de champs complémentaires, l'un de type N et l'autre de type P. Afin de bien
appréhender le sujet, nous allons nous intéresser dans un premier temps au fonctionnement d'un
transistor NMOS [WEST93]. Le fonctionnement du transistor PMOS est similaire, il faut juste
considérer les trous en lieu et place des électrons et changer les polarités.
La structure physique des transistors de type N et P sont respectivement décrites par les parties
de gauche et droite de la Figure I.1. Le transistor N repose sur un substrat de type P, sur lequel
deux zones dopées N+ ont été créés : le drain et la source. Les principaux dopants utilisés pour
former des zones fortement chargées en électrons ou en trous sont respectivement le Phosphore
et le Bore. Vient ensuite une fine couche d'oxyde de quelques centaines d'Angströms (pour la
12

Chapitre I Stéphane Baffreau
technologie 0.18 µm), isolant qui sert à séparer le canal de la grille de commande en
polysilicium. Enfin, deux zones en polysilicium surmontent respectivement le drain et la source
afin de former des contacts métalliques. Ainsi une jonction métal isolant silicium est réalisée.
Figure I.1 : Représentation des transistors MOS de type N (gauche) et de type P (droite).
13
En fonctionnement nominal, une différence de potentiel est appliquée entre le drain et la
source. Bien qu’il n’existe pas de distinction physique entre ces deux éléments, on connecte
généralement la source d’un transistor NMOS au potentiel le plus bas (bien souvent la masse) de
façon à obtenir une tension drain-source V DS positive. Le substrat du transistor est également
connecté au point de potentiel le plus bas. Quant à la grille, c’est en appliquant une tension
supérieure à la tension de seuil V T que l’on ouvre ou bloque la circulation de courant. C’est par
son intermédiaire que l’on crée le champ électrique qui va permettre la formation du canal
d’électrons dans le transistor NMOS.
La Figure I.2 donne une représentation des symboles électriques des transistors NMOS
(gauche) et PMOS (droite), ainsi que les principales grandeurs permettant de caractériser leur
fonctionnement : V GS, V DS et I DS qui correspondent respectivement aux tensions entre la grille et la
source (tension de commande), entre le drain et la source, et le courant traversant le transistor.
Figure I.2 : Symbole électrique des transistors de type N (gauche) et de type P (droite).
On distingue ainsi quatre zones ou régimes de fonctionnement (Figure I.3):
Le régime bloqué qui correspond à une tension de commande V GS inférieure à la tension
de seuil V T du transistor. A l'exception des courants de fuite, pratiquement aucun courant ne
circule.
trous
Drain
Oxyde
Grille Source
N+
Canal N
Substrat P
e-
N+
Transistor NMOS
Grille
V GS
Drain
I DS
Source
V DS
Substrat
Transistor NMOS
Contacts en polysilicium
trous
Drain
Oxyde
Grille Source
P+
Canal P
Substrat N
P+
e- Oxydedegrille
Transistor PMOS
Grille
V GS
Source
I DS
Drain
Substrat
V DS
Transistor PMOS

Chapitre I Stéphane Baffreau
Le régime linéaire ou ohmique qui correspond à la formation du canal (région d'inversion
des charges) dans le substrat. Un courant proportionnel à la tension de grille appliqué circule
dans le canal.
Le régime de saturation qui est caractérisé par un pincement de la couche d'inversion
dans la partie la plus proche du drain. La mobilité des électrons limite l'augmentation de la
conduction et le courant est pratiquement constant.
Le régime d’avalanche est caractérisé par un effet d'ionisation par impact des électrons,
du fait du très fort champ électrique latéral, générant ainsi un très fort courant. Poussés à
l'extrême, les électrons peuvent ne plus atteindre le drain mais venir court-circuiter la grille ce
qui se traduit par la rupture du composant.
I DS
Figure I.3 : Caractéristiques tension / courant pour un transistor NMOS.
Différents modèles ont été proposés pour caractériser le fonctionnement des transistors MOS.
Les plus utilisés proviennent de l'université de Berkeley :
Le modèle de MOS 1, proposé par Shichman-Hodges en 1968, repose sur les hypothèses
de champ électrique constant pour des structures unidimensionnelle. Les équations pour les
différents régimes sont présentés à l'annexe 1. Ce modèle est bien approprié pour les
technologies supérieures à 10 µm, malheureusement lorsque l'on diminue les dimensions de
longueur de canal afin d'approcher des technologies plus récentes, les résultats ne sont plus
satisfaisants. La Figure I.4 illustre ce propos, et évalue le différentiel entre le courant mesuré et
celui simulé à 150 % pour un transistor en technologie 0,35 µm.
Dans les années 80, les modèles de MOS 2 et 3 ont avantageusement succédés au
modèle de MOS 1 permettant ainsi de simuler les technologies jusqu'au 0,8 µm. En effet, ils
tiennent compte des effets de canal court à savoir la limitation de la vitesse des porteurs, la
dégradation de la mobilité ainsi que l'existence de courants pour des tensions de grille inférieures
au seuil de conduction.
Régime
bloqué
V T
Régime
linéaire
V GS
I DS
|V GS -V T |=|V DS |
Régime
linéaire
V GS
Régime de Régime
saturation d'avalanche
VDS 14

Chapitre I Stéphane Baffreau
Figure I.4 : L'utilisation du modèle de MOS 1 est inapproprié pour simuler des transistors
MOS réalisés dans des technologies inférieures à 10 µm.
15
Enfin, les modèles de MOS les plus récents prennent en compte de nouveaux effets
physiques comme l'influence HF des MOS parasites, les effets quantiques dans le canal ou les
différentes formes de courant de fuite [YTTER03]. Avec plus de 100 paramètres définis, BSIM4
permet de modéliser les transistors MOS submicroniques, en donnant les équations de courants,
de charges et de bruit. La Figure I.5 compare les caractéristiques courant tension obtenues par la
mesure et la simulation pour un transistor MOS en 0,12 µm. Comme on peut l'observer, la
modélisation du courant reproduit fidèlement la mesure.
Simulation
Mesure
150 %
d'erreur
Figure I.5 : Comparaison mesure simulation des caractéristiques électriques des
transistors MOS submicroniques.
Maintenant que nous avons vu le fonctionnement d'un transistor élémentaire, il nous est
possible d'assembler plusieurs de ces composants pour former des cellules de base, des blocs
fonctionnels, jusqu'aux fonctions complexes. Cet assemblage tire partie des avantages de chaque
type de transistor tout en limitant, si possible, l'effet des points négatifs. C'est ce qui a été fait par

Chapitre I Stéphane Baffreau
la mise en œuvre de transistors complémentaires (CMOS). Ainsi la réalisation d'un niveau
logique 1 est confiée à un transistor PMOS, tandis que celle d'un niveau logique 0 est effectuée
par un transistor NMOS.
La Figure I.6 présente sur la partie de gauche le schéma électrique d'un inverseur réalisé en
technologie CMOS. Les deux grilles des transistors sont reliées entre elles pour former l'entrée de
l'inverseur. Les drains sont également connectés entre eux pour former la sortie de l'inverseur.
Enfin, les sources des transistors NMOS et PMOS sont respectivement connectées à la masse et
au réseau d'alimentation.
Vin
PMOS
NMOS
V dd
Masse
V out
V in =0
Vdd PMOS
passant
NMOS
bloqué
Masse
V out =1
Figure I.6 : Symbole et principe de fonctionnement d'un inverseur CMOS.
Passons maintenant au fonctionnement propre de l'inverseur qui est décrit sur les schémas
situés sur la gauche de la Figure I.6. Appliquons une tension nulle sur l'entrée de l'inverseur. De
ce fait, le transistor NMOS est bloqué, tandis que le transistor PMOS est passant. La tension Vdd
appliquée sur la source du PMOS est donc transmise sur la sortie de l'inverseur créant ainsi un 1
logique. Imposons maintenant une tension égale à Vdd sur l'entrée de l'inverseur. Dans ce cas,
c'est le transistor PMOS qui est bloqué tandis que le transistor NMOS conduit. La source du
NMOS étant connectée à la masse, la sortie est donc à l'état logique 0.
L'ensemble du fonctionnement de cet inverseur peut être caractérisé par sa fonction de
transfert (partie de gauche de la Figure I.7). A partir de ce graphique, nous allons pouvoir
déterminer les éléments tels que les niveaux compatibles caractéristiques que sont V IL, V IH, V OL et
V OH, puis en déduire les marges de bruit résultantes (partie de droite de la Figure I.7).
Vdd
V OH
VOL 0
Vout
V IL
pente = -1
V IH
Vdd
Vin
Entrée
V in =1
PMOS
bloqué
NMOS
passant
Figure I.7 : Fonction de transfert d'un inverseur CMOS.
V IH
Région
indéterminée
V IL
Vdd
Marge de
bruit haute
Marge de
bruit basse
Vss
V OH
V OL
V dd
Masse
Sortie
V out =0
16

Chapitre I Stéphane Baffreau
17
V OL et V OH sont respectivement les tensions de sortie basse et haute de l'inverseur CMOS, ou
niveaux logiques 0 et 1. Idéalement, on considère que V OL = 0 V et V OH = 5 V. En pratique, les
niveaux fluctuent d'environ 10% autour de ces valeurs.
V IL et V IH sont les niveaux de tension d'entrée qu'il faut appliquer pour maintenir
respectivement la sortie au 1 et 0 logique. Pour déterminer V IL, nous considérons que le transistor
PMOS se situe dans la région linéaire tandis que le transistor NMOS est saturé. V IL correspond au
gain unité, c'est-à-dire à une pente égale à –1 pour une tension de sortie égale à V OH. De façon
similaire, on détermine V IH en considérant le transistor NMOS en région linéaire, le transistor
PMOS en région saturée et une pente égale à –1 pour une tension de sortie égale à V OL.
A partir de ces quatre valeurs, nous pouvons déduire les marges de bruit basse et haute. La
marge de bruit basse (NM L) est la différence entre les tensions V IL et V OL maximum.
NML � VILMax
� VOLMax
(équation I.1)
La marge de bruit haute (NM H) est la différence entre les tensions V IH et V OH minimum.
NMH � VOH
min � VIHmin
(équation I.2)
Cette notion de marge de bruit est d'autant plus importante lorsque l'on aborde un sujet
comme la susceptibilité des composants numériques. La Table I.1 présente l'évolution des marges
de bruits en fonction de l'évolution technologique. Il est à noter qu'à partir de la technologie
0,13 µm il n'existe plus de région d'indétermination, par conséquent V IL et V IH sont confondus.
Technologie Année V DD V IL V IH Marge basse Marge haute
0,5 µm 1993 5 V 1,35 3,85 1,25 1,15
0,35 µm 1995 3,3 V 0,8 2,0 0,6 0,7
0,18 µm 1999 2,2 V 0,7 1,6 0,5 0,6
0,13 µm 2001 1,2 V 0,4 0,6 0,4 0,6
Table I.1 : Evolution des marges de bruit en fonction de la technologie.
Intéressons nous maintenant à la consommation de courant d'un inverseur. L'un des intérêts
de la technologie CMOS vient du fait qu'elle consomme très peu lorsque le régime est établi. En
revanche, à chaque commutation, un pic de courant est observé comme l'illustre la Figure I.8.
L'estimation de la valeur de ce pic de courant à fait l'objet de nombreux travaux de recherches,

Chapitre I Stéphane Baffreau
comme ceux effectués par F. Caignet [CAIG99] et C. Xi [XI00]. Par conséquent, la simulation de
ce pic est relativement bien connue, et en technologie 0,12 µm, sa valeur est d'environ 0,1 mA
par porte. Par ailleurs, cette consommation de courant, le nombre de transistors qui commutent
et la fréquence d'horloge interne des circuits intégrés influent directement sur leur émission
parasite. Au regard des caractéristiques de la technologie 0,12 µm, nous pouvons supposer que
le spectre d'émission de tels composants risque d'être très riche.
Figure I.8 : Consommation de courant dans un inverseur CMOS en 0,12 µm.
2. Evolution des composants élémentaires
Ce que nous venons de voir sur le fonctionnement d'un inverseur CMOS peut être appliqué
de façon similaire sur tout autre circuit reposant sur la technologie CMOS. Partant de ce fait,
nous allons maintenant nous intéresser à l'évolution de cette technologie et analyser son
influence au niveau du comportement immunitaire des circuits intégrés. Dans une première
partie, nous considèrerons les composants élémentaires puis nous complèterons cette description
en abordant le cas des composants programmables.
La principale évolution de la technologie CMOS est sans aucun doute la réduction des
dimensions physiques des composants. Une définition du terme technologie est illustrée à la
Figure I.9. Elle correspond à la longueur de canal L minimale que l'on peut réaliser dans cette
technologie.
Pic de courant généré
lors d'une commutation
(0.1 mA / porte)
Grille
Drain Source
L = 0,18 µm
en technologie 0,18 µm
Figure I.9 : Définition du terme "technologie" en micro-électronique.
18

Chapitre I Stéphane Baffreau
19
Ainsi, en technologie 0,18 µm, la longueur de grille du transistor le plus petit est de 0,18 µm.
Cette évolution et les perspectives jusqu'en 2016 sont présentées par la SIA (Semiconductor
Industry Association) [SIA01] et illustrées à la Figure I.10.
Technologie (nm)
500
450
400
350
300
250
200
150
100
50
0
1990 1995 2000 2005 2010 2015
0
2020
Années
Figure I.10 : Roadmap des dimensions physiques des transistors MOS et de la fréquence
d'horloge.
L'une des conséquences directes de cette diminution est l'augmentation de la fréquence
d'horloge des circuits intégrés (Figure I.10) du fait que les transistors soient plus rapides. Le temps
de traitement des applications embarquées est alors considérablement diminué, permettant ainsi
d'envisager des programmes de plus en plus complexes. Par contre du point de vue de la CEM
l'augmentation de la fréquence et de la complexité entraîne une émission parasite de plus en plus
importante. De plus, la réduction des tensions d'alimentation interne signifie qu'une agression
aura plus de facilité pour venir perturber le fonctionnement d'un circuit.
Enfin, avec la réduction des dimensions physiques, et plus particulièrement celle de l'épaisseur
d'oxyde de grille, on s'oriente vers une diminution des tensions d'alimentation pour éviter de
détériorer ce même oxyde (Figure I.11) [SIA01]. Cet effet entraîne une diminution des marges de
bruit et par conséquent, l'immunité du circuit intégré est d'autant fragilisée. En effet, une
perturbation d'amplitude moindre risque de venir perturber le composant, alors que la même
perturbation était sans effet dans les précédentes technologies.
Fréquence d'horloge (GHz)
30
25
20
15
10
5

Chapitre I Stéphane Baffreau
Tensions d'alimentation (V)
5
Figure I.11 : Evolution des tensions d'alimentation de composants CMOS.
3. Le monde des circuits intégrés : les micro-contrôleurs
Les micro-contrôleurs étant également des circuits intégrés reposant sur la technologie CMOS,
ils n'échappent pas aux évolutions précédemment citées. A celles-ci il faut ajouter quelques
spécificités qui leurs sont propres.
4
3
2
1
0,5
0
1990 1995 2000 2005 2010 2015 2020
Années
Le nombre de fonctions intégrées sur une même puce ne cesse d'augmenter, faisant appel
aussi bien à des composants numériques qu'analogiques. Cette co-existence, entre des circuits
bruyants et des circuits sensibles, n'est pas toujours évidente et peut donner naissance à une
auto-susceptibilité. La Figure I.12 illustre ce propos où un convertisseur analogique numérique et
une unité de traitements et de calculs sont présents sur une même puce. Les signaux parasites,
générés principalement par la partie numérique de l'horloge, sont transmis via les
interconnexions et les chemins d'alimentation par couplage interne créant des dérives en tension
sur les parties analogiques. Ces valeurs erronées peuvent être traitées par l'unité de commande
comme des signaux utiles, pouvant entraîner des dysfonctionnements du système global.
Circuit
analogique
sensible
(ADC)
Transmission
d'informations
erronées
Circuit
digital
bruyant
(CPU)
Figure I.12 : Illustration de l'auto-susceptibilité des micro-contrôleurs.
20

Chapitre I Stéphane Baffreau
21
Enfin, cette augmentation du nombre de fonctions intégrées est également à l'origine de celle
du nombre de broches d'entrées/sorties disponibles sur le boîtier (Figure I.13). Broches qui sont
autant de voies susceptibles d'acheminer les perturbations à l'intérieur du composant, et par
conséquence d'affecter son fonctionnement.
Comme nous venons de le voir dans cette partie, l'évolution de la technologie CMOS suit
principalement l'axe de la réduction des dimensions et l'augmentation des fréquences. Ces
évolutions apportent énormément en ce qui concerne le traitement des signaux et les possibilités
d'intégration de nouvelles fonctions toujours plus complexes. En contre partie, elle entraîne
également toute une pléiade de problèmes en terme de compatibilité électromagnétique et par
conséquent de sûreté de fonctionnement des systèmes.
Nombre de broches
8000
7000
6000
5000
4000
3000
2000
1000
Boîtier haute performance
Boîtier bas coût (max)
0
2001 2003 2005 2007 2009 2011 2013 2015
Années
Figure I.13 : Evolution du nombre de broches des boîtiers [SIA01].
B. La compatibilité électromagnétique
La compatibilité électromagnétique (CEM), dans son sens le plus général, peut être définie
comme "l'aptitude d'un appareil ou d'un système à fonctionner de façon satisfaisante dans son
environnement électromagnétique, et sans produire lui-même des perturbations intolérables pour
quoi que ce soit dans cet environnement" [CHAR92]. A partir de cette définition, nous percevons
deux notions fondamentales de la CEM qui sont :
Boîtier bas coût (min)
Ne pas influencer de manière trop forte l'environnement électromagnétique dans lequel
est situé le système ou le composant. Cette notion correspond au premier domaine de la
CEM que l'on caractérise par le terme "d'émission" ou "émission parasite".
Ne pas être perturbé par l'environnement électromagnétique dans lequel se situe le
système ou le composant. Dans ce cas, c'est le terme de "susceptibilité électromagnétique" qui
est employé pour caractériser ce domaine. Nos travaux de thèse se focalisant sur la
susceptibilité, nous développerons celle-ci au paragraphe II de ce chapitre.

Chapitre I Stéphane Baffreau
Nous allons maintenant donner quelques éléments d'information sur l'émission parasite des
composants puis sur les normes relatives à la CEM.
1. Notion d'émission parasite des circuits intégrés
Faisons un bref retour historique sur l'évolution de la CEM. Partie initialement d'un besoin au
niveau système, la CEM est progressivement descendue au niveau des circuits imprimés (PCB)
pour finir par atteindre les composants eux-mêmes. C'est sur ce dernier point que nous nous
focaliserons dans la suite du manuscrit.
En ce qui concerne l'émission des circuits intégrés, le principal objectif est de nuire le moins
possible à l'environnement proche. Autrement dit, on cherche à limiter l'émission du champ
électromagnétique parasite inhérent au fonctionnement du composant, et ceci sur une bande de
fréquence la plus large possible. Actuellement, certains équipementiers travaillant dans des
domaines aussi critiques que sont l'instrumentation médicale, l'aéronautique ou l'automobile,
sélectionnent leurs composants entre autre sur des critères d'émission parasite. Cela oblige les
concepteurs à considérer le plus tôt possible ces problèmes, c'est à dire dès la conception du
circuit intégré.
Il existe de nombreuses méthodes, propres à chaque fabricant, pour réduire au maximum
l'émission parasite des circuits intégrés, et en particulier des micro-contrôleurs [CALV03]. Parmi
ces méthodes nous pouvons citer le design spécifique des réseaux d'alimentation, l'ajout de
capacité de découplage interne, que nous considérons comme des solutions purement
matérielles. D'autres solutions relèvent du monde fonctionnel voire "logiciel", telles que l'inhibition
d'un maximum de fonctions optionnelles susceptibles de générer un champ électromagnétique de
forte énergie. Par exemple, l'horloge externe qui sert à la synchronisation de mémoires additives
et qui est inutile dans un mode de fonctionnement autonome, où la possibilité de réduire
l'intensité du courant disponible sur les ports de sortie.
Enfin, cette connaissance a également permis de réaliser des modèles d'émission de circuits
intégrés tenant compte de l'activité interne des composants actifs [ICEM00],[IMIC01]. Le
principal intérêt de tels modèles est de pouvoir prédire l'émission parasite du composant avant
même de lancer sa production, afin de répondre de manière satisfaisante aux normes auxquelles
il est assujetti.
2. Les normes CEM et leur domaine d'application
Quelque soit le domaine considéré (domotique, médical, transports, etc.) tout système doit
répondre à certaines contraintes imposées par des normes. Ces normes ont divers objectifs, et
22

Chapitre I Stéphane Baffreau
parmi ceux-ci nous trouvons le respect de la législation, une forme de définition de critères de
comparaison et a fortiori de vente d'équipements, d'installations ou de composants. Concernant
la CEM nous trouvons principalement quatre catégories de normes comme l'illustre la
Figure I.14 :
23
Les normes pour les équipements en émission et susceptibilité. Ces catégories ont comme
but supplémentaire de définir des niveaux de champ électromagnétique à ne pas dépasser
(pour l'émission) ou à tenir (pour la susceptibilité). Ceci afin de ne pas mettre en danger
l'utilisateur, ou toute autre personne ou systèmes qui seraient situés dans l'environnement de
l'équipement.
Les normes concernant les méthodes de mesures au niveau des circuits intégrés en
émission et susceptibilité. Ici l'idée est de définir des protocoles pour réaliser les mesures afin
de pouvoir comparer les performances électromagnétiques du composant ou du système
testé.
Emission
Susceptibilité
Figure I.14 : Les quatre grandes catégories de norme en CEM.
La Table I.2 présente quelques normes relatives aux tests de compatibilité électromagnétique
des équipements tandis que la Table I.3 donne celles relatives aux méthodes de mesures des
circuits intégrés. Les normes ou propositions de normes (CDM pour Committee Draft to be
discussed at Meeting) concernant les méthodes de mesures en susceptibilité seront présentées de
façon plus détaillées dans le paragraphe II.2 du chapitre II.
Application Emission
Susceptibilité
Générique EN 50081-1 EN 50082-1
Systèmes d'alarme EN 50081-1
Equipement audio-visuel domestique EN 60555-2/3
EN 55013
Equipements industriels, scientifiques et
médicaux
Equipements
Méthodes
de
mesure
EN 60555-2/3
EN 55011
EN 55020
prEN 50097
EN 60601-1-2 [MEDI93]
Générique pour environnement industriel EN 61000-6-2 [GENE01]
Equipements électroniques généraux EN 61508 [FUNCT]
[HEAL00]
Table I.2 : Quelques normes relatives à la CEM des équipements.

Chapitre I Stéphane Baffreau
Méthode de mesures Emission Susceptibilité
Généralités et définitions IEC 61967-1 IEC 62132-1 (CDM)
Emission rayonnée, cellule TEM IEC 61967-2 (CDM)
Emission rayonnée, sonde de boucle IEC 61967-3 (CDM)
Emission conduite, méthodes 1�/15O� IEC 61967-4
Emission conduite, WBFC IEC 61967-5
Emission des courants RF, sonde
magnétique
IEC 61967-6
Susceptibilité par boucle de courant, BCI IEC 62132-2 (CDM)
Susceptibilité conduite, DPI IEC 62132-3 (CDM)
Susceptibilité conduite, WBFC IEC 62132-4 (CDM)
Table I.3 : Quelques normes et propositions de normes relatives aux méthodes de
mesure en CEM des circuits intégrés.
II. LA SUSCEPTIBILITE DES CIRCUITS INTEGRES
Dans cette partie, nous allons présenter plus en détails la susceptibilité des composants. Nous
verrons comment un champ électromagnétique peut être généré et propagé, ainsi que les
principales sources de perturbation RF. Puis nous aborderons les différents modes de couplage,
pour finir par la présentation d'une évaluation des effets sur les composants électroniques.
A. Définitions et généralités
Comme nous l'avons vu précédemment, la susceptibilité est l'une des deux branches de la
CEM (paragraphe I.B de ce chapitre). Nous parlons également d'immunité des composants qui
est en fait son antonyme. La susceptibilité des composants correspond à l'aptitude qu'a un circuit
intégré à fonctionner de façon nominale dans un environnement électromagnétique défavorable.
Dans le cadre de mesures, on s'efforce de rechercher, pour un ensemble de fréquences (axe
des abscisses), les niveaux d'agression (axe des ordonnées) capables de provoquer un
dysfonctionnement du composant selon un ou plusieurs critères préalablement défini(s). La
Figure I.15 présente des mesures effectuées par F. Fiori [FIORI00c] sur la broche de reset d'un
micro-contrôleur.
24

Chapitre I Stéphane Baffreau
25
Figure I.15 : Susceptibilité d'un micro-contrôleur (gauche) et d'un inverseur (droite).
Lors de qualification normative, le niveau de susceptibilité minimum et les perturbations
injectées sont définis par le standard. Les signaux d'agression sont sensés être représentatifs de
l'environnement dans lequel travaillera le circuit intégré. Et le niveau minimum déterminé
correspond au niveau de pollution que l'on rencontre habituellement dans le milieu de
fonctionnement, auquel une marge de sécurité a été ajoutée.
B. Rappels d'électromagnétisme
1. Les équations de Maxwell
Les fondements théoriques de l'électromagnétisme et de la propagation des ondes ont été
formulés à la fin du XIX ème siècle par les équations de Maxwell. Elles prennent leur forme
définitive telles qu'on les connaît actuellement [CAIG99], [CLAY92]. Ces équations différentielles
sont au nombre de quatre. Elles permettent de relier les densités de charge ρ c (C/m 3 )etde
courant j r (A/m) qui sont à l'origine du champ électromagnétique. Le champ est formé d'un
champ électrique E r (V/m) et d'un champ magnétique B r (T ou Wb/m²) liés l'un à l'autre.
ρ
=
ε
c
div E
r
(équation I.3-a)
r
div B = 0
(équation I.3-b)
r
rot E = −
∂ B
∂ t
(équation I.3-c)
r
rot B = µ j + µ ε
r
∂ E
∂ t
(équation I.3-d)
où ε est la permittivité du matériau (F/m).
µ est la perméabilité du matériau (H/m).
Susceptibilité du reset d'un micro-contrôleur

Chapitre I Stéphane Baffreau
Ces quatre équations peuvent être complétées avec l'équation de conservation de la charge
(équation I.3-e), où J � est le vecteur densité de courant (A/m²) et � v la densité volumique
de charge libre (C/m 3 ).
� � �
div J � �
�t
v
(équation I.3-e)
Les permittivité et perméabilité de référence sont celles du vide et ont pour valeur
respectivement � 0 et µ 0 :
10
36 1
�9
� 0 �
(équation I.4-a)
�
�7
µ � 4 � 10
(équation I.4-b)
0
L'équation I.3-a correspond au théorème de Gauss et indique que la densité de flux électrique
� �
D ( D � � E ) sortant par les surfaces d'un élément de volume V est équivalente à la densité de
charge � c de ce même élément.
L'équation I.3-b est similaire à la loi de conservation du flux magnétique.
L'équation I.3-c et l'équation I.3-d sont respectivement appelées équation de Maxwell-Faraday
et équation de Maxwell-Ampère. Elles permettent de faire le lien entre les quantités électrique et
magnétique.
Comme toutes les équations différentielles, les équations de Maxwell ont une infinité de
solutions. Elles ne peuvent donc être résolues que pour des cas précis dans lesquels les conditions
aux limites sont connues.
2. Génération d'un champ électromagnétique
Penchons nous sur la génération physique d'un champ électromagnétique. Afin de simplifier
les explications, nous allons distinguer la génération du champ électrique de celle du champ
magnétique, mais il est bien évident que dans la réalité, elles sont toutes deux liées.
Initialement, la circulation d’un courant i dans une boucle conductrice va générer un champ
magnétique qui pourra être transmis à son environnement par l’intermédiaire d’une antenne
(Figure I.16 partie de gauche). Dans le cas des circuits intégrés ce sont les interconnexions qui
forment la boucle émettrice, et qui par conséquent jouent le rôle d'antenne.
De façon similaire, la fluctuation d’une différence de potentiel v va créer un champ électrique
qui pourra également être transmis au travers d'antenne (Figure I.16 partie de droite). Dans ce
cas, la variation de la différence de potentiel a lieu entre le substrat, qui sert de plan de référence,
26

Chapitre I Stéphane Baffreau
et les interconnexions dont le potentiel fluctue en fonction de l'activité du composant. Là encore,
ce sont les interconnexions qui jouent le rôle d'antenne.
27
Figure I.16 : Génération des champs magnétique (gauche) et électrique (droite).
La combinaison des deux champs, magnétique et électrique, donne naissance au champ
électromagnétique. Les caractéristiques de ce champ peuvent alors être déterminées à l'aide des
équations de Maxwell précédemment énoncées.
3. Propagation d'un champ électromagnétique
Nous allons maintenant nous intéresser à la propagation des ondes électromagnétiques dans
les milieux représentatifs des technologies silicium, c'est-à-dire conducteur-diélectrique. En
partant respectivement des équations de Maxwell-Faraday et Maxwell-Ampère, on peut
déterminer les équations de propagation des champs électrique (équation I.5-a) et magnétique
(équation I.5-b).
Champ magnétique
B
La circulation d'un courant va
générer un champ magnétique.
i
∆E
− µ ε
r
∂²
E ρ
= grad ( ) + µ
∂²
t ε
∆B
= −µ
rot j + µ ε
r
∂²
B
∂²
t
r
∂ j
∂ t
Champ électrique
(équation I.5-a)
(équation I.5-b)
Jusqu'à présent, nous n'avons pas considéré de sens de propagation particulier. Cependant,
dans le cas des composants électroniques, les principaux éléments de propagation sont les
interconnexions, que l'on peut assimiler à des antennes émettrices (émission parasite) ou
réceptrices (susceptibilité). De ce fait, on peut considérer que leur comportement est similaire à
celui d'un guide d'onde et ainsi privilégier la direction longitudinale de l'interconnexion. A partir
de cette constatation, nous pouvons distinguer trois modes de propagation.
Le mode transverse électrique (TE), qui correspond à une propagation du champ électrique
selon l'axe longitudinal de l'interconnexion, et où la composante parallèle à la direction de
propagation de ce même champ est nulle (Figure I.17 partie de gauche).
E
La variation d'une différence de potentielle
va créer un champ électrique.
v

Chapitre I Stéphane Baffreau
Le mode transverse magnétique (TM), qui a des caractéristiques similaires au mode TE mais
où c'est le champ magnétique qui est considéré (B // sens propagation = 0) comme l'illustre la partie de
droite de la Figure I.17.
Figure I.17 : Mode transverse électrique (gauche) et transverse magnétique (droite).
Et enfin le mode transverse électromagnétique (TEM), qui regroupe les caractéristiques des
deux modes précédents, c'est-à-dire que les composantes électrique et magnétique selon la
direction de propagation de l'onde sont nulles.
De ces trois modes, seul le mode TEM est représentatif de la propagation des ondes
électromagnétiques dans les circuits intégrés. En effet, les modes TE et TM, dans des milieux
homogènes comme les interconnexions, présentent des fréquences de coupures basses, et donc
une atténuation de l'onde. La Figure I.18 illustre la propagation d'une onde électromagnétique
plane harmonique selon le mode TEM.
y
Mode transverse électrique (TE)
x
E
Direction de
propagation
z
y
B
Figure I.18 : Propagation d'une onde en mode transverse électromagnétique (TEM).
x
E
y
x
B
Direction de
propagation
Mode transverse magnétique (TM)
Direction de
propagation
z
z
28

Chapitre I Stéphane Baffreau
C. Les principales sources de perturbations électromagnétiques
29
Dans les paragraphes suivants nous allons décrire les principales sources génératrices de
champs électromagnétiques parasites [WILL99]. La liste de ces sources n’est pas exhaustive mais
relativement bien représentative des dispositifs actuellement rencontrés.
1. Les décharges électrostatiques
Les décharges électrostatiques (ESD) sont des phénomènes transitoires qui peuvent apparaître
lorsque deux corps différemment chargés sont suffisamment proches l’un de l’autre. Le transfert
de charges d’un corps vers l’autre peut générer de forts courants et donner naissance à des
formes d’ondes semblables à celles présentées à la Figure I.19. La décharge électrostatique qui
suscite le plus d’attention est sans aucun doute celle inhérente au corps humain, et qui met en jeu
des courants de l'ordre de la dizaine d'ampères sur des temps très courts (10 ns) [TREM03],
[KELLY93].
Initialement, les tests ESD étaient effectués sur des circuits non alimentés. Raison pour
laquelle, les ESD ont longtemps été considérées comme appartenant à un domaine spécifique,
légèrement disjoint de la CEM. Ce n'est plus le cas aujourd'hui, du fait que ces tests sont de plus
en plus réalisés sur des composants alimentés : on parle alors d'ESD fonctionnelle.
90%
10%
Amplitude (A)
Figure I.19 : Décharge électrostatique caractéristique du corps humain.
2. Les charges inductives
0
Courant Max =7,5A
1000
2000
3000
4000
5000
6000
Tr

Chapitre I Stéphane Baffreau
La partie de droite de la Figure I.20 présente une forme d'onde transitoire représentative de ce
phénomène. A l'origine de ces perturbations conduites, se trouvent de forts appels de courant,
comme lors de la mise en marche d'un moteur, ou de forts courants induits, lors de son arrêt. La
puissance et la forme d'onde de tels phénomènes varient en fonction des caractéristiques
intrinsèques de l'élément perturbateur.
Figure I.20 : Exemple de charge inductive (gauche) et transitoire générée (droite).
3. Les circuits intégrés
Amplitude (V)
30
Du fait de leur activité interne toujours plus grande, les circuits intégrés actifs (Figure I.21
partie de gauche), tels que les micro-contrôleurs ou micro-processeurs, sont à l'origine d'une
émission électromagnétique non négligeable. Un exemple de spectre d'émission est fourni par la
partie de droite de la Figure I.21. Cette forme de pollution électromagnétique est aussi bien
conduite que rayonnée. En effet, les interconnexions les plus longues , telles que l'arbre d'horloge
ou le réseau d'alimentation, ainsi que les bondings de connexion au boîtier sont des chemins
privilégiés pour transmettre les parasites vers l'extérieur.
Les niveaux de perturbations émis sont généralement de l'ordre du milliwatt. Mais du fait de la
diversité des composants et l'augmentation de leur fréquence d'horloge, la bande de fréquence
qu'ils couvrent est très large et s'agrandit au fil des générations.
25
20
15
10
5
0
-5
-10
-15
-20
0 5 10 15 20 25 30 35 40
Temps (ns)
Amplitude (dBµV)
80
70
60
50
40
30
20
1 10 100 1000
Fréquences (MHz)
Figure I.21 : Exemple de composant (gauche) et spectre émis (droite).
30

Chapitre I Stéphane Baffreau
4. Les réseaux de communication sans fil
31
Avec l’essor des systèmes embarqués et portables, les protocoles de communication sans fil
ont vu le jour. Ils mettent en jeux des liens de type transpondeur (inférieur à 10 cm) pour les très
courtes distances, infra-rouge pour de courtes distances (inférieures à quelques mètres), et
hertzien de faible puissance pour les distances inférieures à quelques centaines de mètres.
Ce sont bien évidemment les communications hertziennes faible puissance telles que
Bluetooth, WiFi, RFHome ou HiperLAN2 qui font l’objet de toutes nos attentions (Figure I.22).
Ces communications, de plus en plus nombreuses, mettent en jeux des puissances de l’ordre de
quelques dizaines de milliwatts à des fréquences situées actuellement aux alentours de 2.5 GHz,
mais qui devraient monter jusqu'à 5 GHz (WiFi3, HiperLAN2) dans les années à venir. De plus,
le fait de créer des réseaux locaux mobiles (Bluetooth), rend difficile un contrôle précis des
paramètres de puissance émise, et par conséquent les niveaux de pollution électromagnétiques
engendrés.
Carte PMCIA
Bluetooth
Modem WiFi
Antenne WiFi
Figure I.22 : Exemples d'équipement de réseau sans fil.
5. Les téléphones mobiles et les stations relais associées
Si l’on se réfère aux nombres de portables et de relais téléphoniques existant dans le monde,
la téléphonie mobile (Figure I.23) est incontestablement la source de perturbation
électromagnétique la plus dense. Concernant les caractéristiques fréquentielles, que l’on
considère un téléphone mobile ou une antenne relais, elles sont identiques et situées dans trois
bandes principales centrées autour de 900 MHz (GSM), 1,8 (DCS) et 1,9 GHz (UMTS).
Figure I.23 : Mobile (gauche) et antenne relais (droite) de type GSM.

Chapitre I Stéphane Baffreau
Les signaux sont transmis en modulation de phase mais leur puissance et leur gestion diffèrent
selon que l’on a affaire à une station relais ou un téléphone cellulaire. En effet, la puissance
transmise par un téléphone portable en communication peut atteindre jusqu’à un watt, tandis
que celle d’une antenne relais peut atteindre la centaine de watts. Il est bon de noter que dans les
deux cas, la puissance émise est susceptible de fluctuer en fonction de la distance et de
l’environnement qui sépare la station de base du mobile [ZVON99].
Pour les standards GSM, les signaux sont transmis en modulation de phase (partie centrale de
la Figure I.24). Par contre, leur gestion est différente. Le portable a une forme d’onde de type
burst (Figure I.24 partie de droite), c'est-à-dire qu'il émet son signal pendant une durée
relativement courte (577 µs) comparée à la période de répétition (4,61 ms). La station relais a
une transmission plus aléatoire du fait qu’une même station peut gérer jusqu’à 8 communications
"simultanément". Dans les périodes creuses, elle se comporte pratiquement comme un téléphone
mobile, et en périodes de forte affluence, elle transmet quasiment en continu (Figure I.24 partie
de gauche).
Amplitude (V)
5
4
3
2
1
0
Mobile 2
Mobile 1 Mobile 1 Mobile 3 Mobile 1
0 1000 2000 3000 4000 5000 6000
Temps (µs)
Figure I.24 : Formes d'onde générées par un téléphone mobile (gauche) et une antenne
relais en communication avec trois portables (droite).
6. Les relais radiofréquences
Amplitude (V)
5
4
3
2
1
0
0 100 200 300 400 500 600
Temps (µs)
Amplitude (V)
5
Bien que moins nombreux en comparaison des relais de téléphonie mobile, les antennes relais
de radiodiffusion ou télédiffusion (Figure I.25 partie de gauche) n'en sont pas moins des
perturbateurs électromagnétiques importants. En effet, ils transmettent en continu des signaux
modulés en fréquences (Figure I.25 partie de droite) dont l'énergie peut atteindre quelques
kilowatts. Une telle puissance est susceptible de perturber le fonctionnement d'un système
embarqué, tels que ceux équipant une voiture, qui se situerait dans son environnement proche.
4
3
2
1
0
0 1000 2000 3000 4000 5000 6000
Temps (µs)
Mobile GSM Station relais GSM
Contenu d'un burst GSM
Modulation de phase
32

Chapitre I Stéphane Baffreau
33
Figure I.25 : Antenne relais de radiodiffusion (gauche) et sa forme d'onde associée
(droite).
7. Les radars
Que ce soit dans l’aviation ou la marine civile, militaire ou dans le domaine de la
météorologie (Figure I.26 partie de gauche), les radars font partie des sources de perturbations
électromagnétiques parmi les plus énergétiques. De quelques kilowatts pour les radars
"classiques", ils peuvent émettre jusqu’à 10 GW pour les radars de forte puissance. La plupart
d’entre eux fonctionnent dans des gammes de fréquences supérieures au gigahertz [MAUR95].
Figure I.26 : Radars (gauche) et forme d'onde générée (droite).
Un exemple de forme d'onde est présentée par la partie de droite de la Figure I.26. Cette
forme d'onde peut être évaluée par l'équation I.6 [MAUR95].
S(
t)
n
⎡ ⎛ t − ξ ⎤
=
⎞
A exp⎢−
α ⎜ ⎟ ⎥ cos t
0
⎣ ⎝ σ ⎠ ⎦
où A0 est l'amplitude crête du signal (V).
( 2 π f + φ)
α est un paramètre agissant sur l'acuité de la forme.
σ règle la largeur à mi-hauteur du signal (s).
ξ est un retard (s).
n est un entier positif qui permet avec α de régler la vitesse des fronts.
φ est un déphasage.
f est la fréquence de la porteuse.
Amplitude (V)
5
4
3
2
1
0
-1
-2
-3
-4
-5
0 5 10 15 20 25 30 35 40
Temps (ns)
Amplitude (V)
30
20
10
0
-10
-20
-30
0 10 20 30 40 50 60 70 80 90 100
Temps (ns)
(équation I.6)

Chapitre I Stéphane Baffreau
8. Les armes électromagnétiques de forte puissance
Les armes électromagnétiques de forte puissance (Figure I.27 partie de gauche) sont les
sources de perturbations électromagnétiques les plus énergétiques. Une comparaison temporelle
[GLOB96] de ces armes avec la foudre est présentée sur la partie de droite de la Figure I.27.
Figure I.27 : Armes électromagnétiques (gauche) et forme d'onde générée (droite).
D. Mode de couplage d'une onde électromagnétique
Le phénomène inverse de la génération de champ électromagnétique est communément
appelé couplage électromagnétique [CHAR92]. Ce phénomène pour sa part est générateur de
courants induits (champ magnétique) et de fluctuations de tension (champ électrique) à l’intérieur
du système considéré. Il peut être à l’origine de dysfonctionnements des systèmes électroniques.
Pour cette raison, on qualifie généralement ce phénomène parasite de "perturbation" ou
"d’agression électromagnétique".
Un champ électromagnétique peut se coupler à un circuit électronique selon trois modes : les
modes différentiel, commun ou antenne [WILL99]. La Figure I.28 illustre le principe de couplage
pour chacun d'entre eux.
Circuit
intégré
Perturbation
i
Mode différentiel
Z1
Circuit
intégré
Onde
électromagnétique
Amplitude nucléaire
normalisée (Bombe H)
1.0
Foudre
Figure I.28 : Les principes des différents modes de couplage d'une onde
électromagnétique avec un circuit.
0.8
0.6
0.4
0.2
0.0
0
Perturbation
i
Mode commun
Zd1
Zd2
Générateur
de flux
compressé
(Bombe E)
50 100 150 200
Temps (µs)
Circuit
intégré
Perturbation
i
Mode antenne
Za1
Za2
34

Chapitre I Stéphane Baffreau
35
Dans le cas de deux conducteurs très proches, une perturbation peut se coupler au système
(Figure I.28 partie de gauche) et induire un courant de mode différentiel. C'est-à-dire que le
chemin de retour ne passe pas directement par la référence du système. Dans ce mode de
couplage, le plan de référence ne joue aucun rôle dans le couplage.
Dans le cas d'un couplage en mode commun (Figure I.28 partie centrale), l'ensemble des
courants aller se propagent dans le même sens, et le courant de retour s'effectue directement par
la référence de masse.
Enfin le dernier mode de couplage est le mode antenne (Figure I.28 partie de droite). Ce
mode de couplage est principalement rencontré dans les systèmes de transports : par exemple un
avion traversant un champ radar. Dans ce mode, tous les courants circulent dans le même sens,
que ce soient les courants aller ou retour. Ce mode ne génère donc pas de problèmes
particuliers, excepté si ces courants sont transformés en courants de mode différentiel ou de
mode commun par des variations d'impédance de différents chemins de courant.
E. Les effets des perturbations sur le comportement des circuits intégrés
Après avoir abordé la génération, la propagation et les modes de couplage d'un champ
électromagnétique, nous allons nous intéresser aux effets que les perturbations peuvent avoir sur
les systèmes électroniques. Pour cela, nous distinguerons les composants analogiques des
composants numériques puisque leurs réactions sont sensiblement différentes [SICA02].
1. Les circuits analogiques
a. Hors bande de fréquence du composant
Comme de nombreux articles et livres le montrent [CHAR92] [FIORI00a] [WHYM01], il faut
distinguer le mode de fonctionnement dans la bande de fréquence du composant analogique de
celui hors bande. En effet, considérons une perturbation électromagnétique dans la bande de
fréquence du composant susceptible de générer un dysfonctionnement. Pour que la même
perturbation soit capable de provoquer un dysfonctionnement comparable hors bande, il lui
faudra avoir des caractéristiques énergétiques bien supérieures. Ce phénomène est directement
lié aux caractéristiques intrinsèques des circuits intégrés, qui se comportent de manière générale
comme un filtre passe-bas. Ce phénomène est d'autant plus vrai avec les composants
analogiques.

Chapitre I Stéphane Baffreau
b. Dans la bande de fréquence du composant
De part leur nature, une faible variation de tension ou de courant en entrée est susceptible de
créer un dysfonctionnement sur un capteur de pression, de température ou tout autre composant
analogique [BAFF02] (Figure I.29 partie de gauche). La perturbation va venir se superposer au
signal utile et a pour principal effet de créer une tension d’offset comme l'illustre la partie de
droite de la Figure I.29. Cet offset est ensuite transmis au système de contrôle qui va traiter des
valeurs en entrée erronées avec toutes les conséquences qui en découlent.
Capteur
Signal
capteur
Perturbation
Circuit
analogique
Figure I.29 : Couplage (gauche) et génération d'offset (droite) due à une perturbation
électromagnétique sur un composant analogique.
D'autres effets existent, et parmi eux nous pouvons retenir la fluctuation de tension
d'alimentation [OHAR01]. En effet, certains composants analogiques, tels que les convertisseurs
analogique/numérique ou numérique/analogique, ou les amplificateurs de précision, y sont
particulièrement sensibles. La susceptibilité des convertisseurs est liée au fait que l'alimentation
leur sert également de référence et que les données délivrées sont directement en rapport avec
les références basse et haute. De surcroît, plus la résolution porte sur un nombre important de
bits, et plus la susceptibilité du composant est forte. Quant à la susceptibilité des amplificateurs,
elle vient principalement du fait qu'ils tirent leur puissance de l'alimentation. Des fluctuations du
niveau d'amplification sont alors perceptibles, d'autant plus aisément lorsqu'il s'agit de signaux
audio. De plus, J. Baudet [BAUD98] et F. Fiori [FIORI00b] ont montré que l'étage différentiel
des amplificateurs est un élément critique de par le fait qu'il conduit simultanément les bruits de
mode commun et différentiel.
Information
erronée
Couplage d'une perturbation
sur un composant analogique.
Autre circuit
du système
Enfin, les effets des perturbations électromagnétiques sur les composants analogiques revêtent
un caractère généralement temporaire voire éphémère. Une fois la perturbation disparue, le
comportement du composant redevient souvent nominal. Ce qui n’est pas forcément le cas pour
Tension
les composants numériques qui font l’objet des paragraphes suivants.
Offset généré
par la perturbation
Tension
utile
Temps
En présence de perturbation,
un offset apparaît sur le signal utile.
36

Chapitre I Stéphane Baffreau
2. Les circuits numériques
a. Le phénomène de latchup
37
Le principal effet décrit par A. Charoy [CHAR92] correspond au phénomène de "latch-up".
Ce phénomène bien connu est dû à la mise en conduction involontaire (suite à une perturbation
électromagnétique par exemple), d’une succession de jonctions PNPN formant un thyristor
parasite entre l’alimentation et la masse (Figure I.30). Le déclenchement de thyristor parasite
provoque un court-circuit entre l’alimentation et la masse du circuit intégré qui peut être
destructif.
N+
VDD
Rs
Epitaxie N-
Substrat N+
Transistor
PMOS
P+
b. Effet sur les sorties
Figure I.30 : Phénomène de latchup dans les circuits intégrés.
Un autre élément des composants numériques peut s’avérer susceptible : la sortie d’un
composant élémentaire. Du fait de sa faible impédance, une sortie numérique peut être
perturbée par l’injection d’un courant parasite d’amplitude relativement faible (de l’ordre de la
dizaine de milliampère). L’effet d’une telle perturbation se traduit généralement par un
changement d’état de la sortie.
c. Effet sur les entrées
Bien que leur impédance soit relativement élevée en comparaison de celles des sorties, les
entrées numériques peuvent également être perturbées. En effet, la réduction des tensions
d'alimentation s'accompagne d'une réduction des seuils de commutation et par conséquent d'une
diminution des marges de bruits en entrée. De ce fait, les entrées sont toutes aussi susceptibles. Et
cette susceptibilité se traduit, comme pour les sorties, par une inversion du niveau de
l'information d'entrée.
Sortie
Entrée
Puits P-
Transistor
NMOS
P+ N+ N+ P+
Rw
Masse
Entrée
Zone
CMOS
Sortie
Rs
NPN
Masse
VDD
PNP
Zone
Thyristor
Rw

Chapitre I Stéphane Baffreau
3. La susceptibilité des micro-contrôleurs
Les micro-contrôleurs intégrant des fonctions aussi bien analogiques que numériques, les
effets que nous avons cités précédemment, s'appliquent également à ces circuits intégrés. Par
ailleurs, d'autres spécificités leur sont propres puisque sur une même puce, coexistent des blocs
de mémoire de différents types, une unité de calcul et de traitement. C'est donc à ces éléments
caractéristiques de ces composants que nous allons consacrer les paragraphes qui vont suivre.
a. Influence sur les mémoires
Dans un rapport de l'Institut National de Recherche et de Sécurité, R. Klein et C. Clauzade
[KLEIN91] affirment que les perturbations électromagnétiques peuvent "produire des effacements
ou des modifications de zones" mémoires d’un micro-contrôleur. Les conséquences sur le
déroulement du programme et donc sur le fonctionnement même de l’application peuvent
s'avérer désastreuses.
Par ailleurs, il faut préciser que toutes les mémoires n'ont pas la même susceptibilité. En effet,
les mémoires de types EEPROM (Electrical Erasable Programmable Read Only Memory) et Flash
EEPROM, que l'on rencontre de plus en plus dans les micro-contrôleurs, présentent une
immunité plus grande que les mémoires de types RAM (Random Access Memory). Cette
particularité repose sur le principe de programmation, puisque l'accès en écriture des Flash
EEPROM requiert le suivi d'un protocole particulier et surtout un niveau de tension de
programmation élevé (de l'ordre de la dizaine de volts), pendant plusieurs microsecondes. A
l'opposée, les mémoires RAM ne requièrent que des tensions nominales, le cycle d'écriture
s'effectuant à l'échelle de la nano-seconde.
De plus, la disparité d'immunité a également lieu entre les différentes mémoires RAM
[OHAR01]. En effet, les SRAM (Static RAM) sont légèrement moins susceptibles que les DRAM
(Dynamic RAM). La raison invoquée vient du non-rafraîchissement des données des mémoires
SRAM, tandis que les DRAM le nécessitent. Les SRAM sont des structures actives donc plus
rapides et plus résistantes (partie de gauche de la Figure I.31), tandis que les DRAM sont
passives, plus lentes et plus susceptibles (partie de droite de la Figure I.31).
Cellule SRAM Cellule DRAM
Figure I.31 : Schémas électriques de cellule SRAM (gauche) et DRAM (droite).
38

Chapitre I Stéphane Baffreau
b. Influence sur l'exécution d'un programme
39
D'autres publications [WEND99] et [VICK97] présentent des résultats expérimentaux, mettant
en évidence l’influence de transitoires rapides sur le fonctionnement de micro-contrôleurs 8 et 16
bits. Ces perturbations électromagnétiques, bien que de très courte durée, sont capables dans des
conditions particulières (exécution de fonctions logiques implantées sous forme de micro-codes)
de mettre à mal le fonctionnement d’un système.
Par ailleurs, l’effet de la perturbation dépend également de la structure interne du micro-
contrôleur et du type d’instruction exécutée, puisque certaines instructions sont plus susceptibles
que d’autres. Cet effet est d'autant plus dérangeant lorsqu'il s'agit d'instructions de saut, puisque
cela entraîne la perte du flot de contrôle [VICK97].
Pour les niveaux d'agression les plus élevés, les perturbations peuvent induire une corruption
du pointeur de programme [ONG01]. Ce type de corruption est en général redoutable, du fait
que le pointeur programme est le registre dans lequel est stockée l'adresse de la future instruction
à exécuter. Par conséquent, comme pour l'instruction de saut, la perte du flot de contrôle est
irrémédiable.
III. CONCLUSION
Avec l'évolution de la technologie CMOS la compatibilité électromagnétique des composants
est mise à rude épreuve. Nous avons présentés les principaux facteurs mis en cause tels que la
réduction des dimensions physiques et l'augmentation des fréquences de fonctionnement qui en
découlent. Nous avons introduit quelques notions sur l'émission parasite des composants et
présenté quelques normes relatives à la compatibilité électromagnétique.
Afin de présenter la problématique de la susceptibilité aux perturbations radio fréquences,
nous avons rappelé les fondements de l'électromagnétisme et illustré la génération et la
propagation des champs électromagnétiques. Les principales sources d'émission parasites ont été
détaillées. Les différents modes de couplage ainsi que les effets des champs électromagnétiques
sur les circuits intégrés ont été listés.

Chapitre I Stéphane Baffreau
IV. REFERENCES
[BAFF02] S. Baffreau, G. Motet, E. Sicard, "La protection des micro-
contrôleurs aux agressions électromagnétiques", CEM EXPO 2002,
Paris (France), 2002.
[BAUD98] J. Baudet, O. Druant, B. Demoulin, "Effects of electromagnetic
interference of high amplitude on FET-differential amplifier in the
frequency range 100 MHz 1 GHz", International symposium on
electromagnetic compatibility EMC'98, Roma (Italy), pp.213-218,
1998.
[CAIG99] F. Caignet, "Mesure et modélisation prédictive des phénomènes
parasites liés aux interconnexions dans les technologies CMOS",
Thèse présentée à l'Institut National des Sciences Appliquées de
Toulouse, pp. 50-52, décembre 1999.
[CALV03] S. Calvet, "Contribution à la réduction de l'émission parasite des
micro-contrôleurs en CMOS sub-micronique", Thèse présentée à
l'Institut National des Sciences Appliquées de Toulouse, Mars 2003.
[CHAR92] A. CHAROY, "Parasites et perturbations des électroniques", Tome 1,
Edition Dunod, ISBN 2-10-001438-2, 1992.
[CLAY92] C.R. Paul, "Introduction to electromagnetic compatibility", Wiley
interscience, ISBN 0-471-54927-4, 1992.
[FIORI00a] F. Fiori, "Prediction of RF Interference effects in Smart Power
Integrated Circuits", IEEE International symposium on EMC,
pp. 345-347, 2000.
[FIORI00b] F. Fiori, S. Sattamino, V. Pozzolo, "Susceptibility of a band-gap
circuit to conducted RF interference", International symposium on
electromagnetic compatibility EMC'2000, Brugges (Belgium),
pp.321-324, 2000.
[FIORI00c] F. Fiori, "ICs susceptibility : a critical assessment of the test
procedures", EMC'2000 Brugges, International symposium on
electromagnetic compatibility (Belgium), pp.286-289, 2000.
[FUNCT] IEC/EN 61508, "Functional safety of electrical and programmable
electronic systems", www.iec.ch.
40

Chapitre I Stéphane Baffreau
[GENE01] IEC 61000-6-2, "Electromagnetic compatibility (EMC) – Part 6-2 :
41
Generic standards – Immunity for industrial environments",
www.iec.ch, 2001.
[GLOB96] www.globalsecurity.org/military/library/report/1996/apjemp.htm
[HEAL00] S.J. Brown, N.A. Gove, "Introduction to IEC 61508 in the context of
EMC", Health and Safety Executive, UK, 4 th European EMC
Symposium, Brugges (Belgium), september 2000.
[ICEM00] IEC 62014-3, "Models of integrated circuits for EMI behavioral
simulation, ICEM", www.iec.ch, 2000.
[IEC95] IEC 61000-4-4, "Electrical Fast Transient/Burst Immunity Test",
www.iec.ch, 1995.
[IMIC01] Standard of Electronic Industry Association of Japan (EIAJ),
"Standard for I/O Interface Model for Integrated Circuit (IMIC)
Version 1.2 " EIAJ ED – 5302, march 2001.
http//tsc.jeita.or.jp/eds/IOPG.html.
[KELLY93] M.A. Kelly, G.E. Servais, T.V. Paffenbach, "An investigation of
human body electrostatic discharge", ISTFA'93, The 19 th
International symposium for testing and failure analysis, Los
Angeles, California, USA, november 1993.
[KLEIN91] R. Klein, B. Clauzade, "Effets des perturbations électromagnétiques
sur certains équipements", Cahiers de notes documentaires n°142,
INRS, 1 er trimestre 1991.
[MAUR95] O. Maurice, "Méthode de caractérisation de la susceptibilité des
composants électroniques aux impulsions sinusoïdales entre 0,1 et 4
GHz – Application à la porte NAND 74LS00", Mémoire d’ingénieur
CNAM, pp. 15-20, 1995.
[MEDI93] EN 60601-1-2, "Medical electrical equipment. Part 1 – General
requirements for safety. Section 1.2 – Collateral standard :
Electromagnetic compatibility – Requirements and tests", 1993.
[MOTET01] G. Motet, J.C. Geffroy, "Dependable computing : an overview",
Theoritical computer sciences, Elsevier publisher, vol. 291, n° 2,
2001.
[OHAR01] M. O'Hara, "EMC at component and PCB level", Newnes Edition,
ISBN 0-7506-3355-7, pp. 99-100, 2001.

Chapitre I Stéphane Baffreau
[ONG01] R.H.L. Ong, M.J. Pont, "Empirical comparison of software-based
error detection and correction techniques for embedded systems",
ISBN 1-58113-364-2, ACM Press, New York (USA), pp. 230-235,
2001.
[SIA01] ITRS SIA roadmap http://public.itrs.net
[SICA02] E. Sicard, C. Marot, J.Y. Fourniols, M. Ramdani, "Electromagnetic
compatibility for integrated circuits", Review of radio science
1999-2002, ISBN 0-471-26866-6, W. Ross Stone Editor,
pp.453-472, 2002.
[TREM03] D. Tremouilles, M. Bafleur, "Stratégies de protections intégrées
contre les décharges électrostatiques. Comparaison des stress de
types HBM et CDM", Séminaire annuel de l’école doctorale GEET,
2003.
[VICK97] R. Vick, E. Habiger, "The dependence of the immunity of digital
equipment on the hardware and software structure", International
symposium on electromagnetic compatibility, Beijing China,
pp. 383-386, may 1997.
[WEND99] S. Wendsche, R. Vick, E. Habiger, "Modeling and testing of
immunity of computerized equipment to fast electrical transients",
IEEE Transaction on Electromagnetic Compatibility, Vol. 41, N° 4,
november 1999.
[WEST93] N. H. E. West, K. Eshraghian, "Principle of CMOS VLSI design – A
systems perspective", second edition, Addison-Wesley publishing
company, ISBN 0-201-53376-6, 1994.
[WHYM01] N.L. Whyman, J.F. Dawson, "Modelling RF interference effects in
integrated circuits", IEEE International symposium on EMC,
Montreal, pp. 1203-1208, august 2001.
[WILL99] T. Williams, "EMC for product designer", 2 nd Edition, Publitronic /
Elektor, ISBN: 2-86661-106-3, Chapter 6, pp.147-153, march
1999.
[XI00] C. Xi, "Contribution to electromagnetic emission modeling and
characterization of CMOS integrated circuits", Thèse présentée à
l'Institut National des Sciences Appliquées de Toulouse, novembre
2000.
42

Chapitre I Stéphane Baffreau
[YTTER03] T. Ytterdal, Y. Cheng, T.A. Fjeldly, "Device modeling for analog and
43
RF CMOS circuit design", J. Wiley & sons Ltd, chapter 6, pp.153,
ISBN 0-471-49869-6, 2003.
[ZVON99] Z. Zvonar, P. Jung, K. Kammerlander, "GSM Evolution towards 3 rd
generation systems", Kluwer Academic Publishers, ISBN 0-7923-
8351-6, 1999.

Chapitre I Stéphane Baffreau
44

Chapitre II
Etat de l'art
45

Chapitre II Stéphane Baffreau
I. INTRODUCTION
Dans ce chapitre, nous allons nous intéresser à deux aspects importants de la susceptibilité des
micro-contrôleurs : les méthodes de mesures existantes que nous décrirons dans la première
partie, et les méthodes logicielles susceptibles d'améliorer la protection immunitaire des
applications et systèmes à base de micro-contrôleurs, dans la deuxième partie.
II. LES METHODES DE MESURES DE SUSCEPTIBILITE
Les méthodes de mesures normalisées sont essentielles pour plusieurs raisons [SICA02].
D’une part, les concepteurs de circuits intégrés ont besoin de méthodes reproductibles pour
évaluer, caractériser, comparer et valider leurs circuits. D’autre part, les utilisateurs de circuits
intégrés sont tenus de respecter des cahiers des charges, qui imposent à leurs équipements de
tenir un niveau de perturbation minimal. Pour cela, ils doivent pouvoir définir des règles de
conception et comparer, selon des critères CEM, des composants ayant des caractéristiques
électriques similaires. Enfin, les mesures permettent une mise en situation proche de celle
rencontrée dans l'environnement de fonctionnement, tout en y ajoutant la maniabilité et le
confinement d’un univers de laboratoire.
Depuis 1997 et la création du groupe de travail international 47A WG9 au sein de l'IEC
(International Electrotechnic Committee), les propositions de normes de méthodes de mesure de
susceptibilité des composants se développent [MAROT00]. Du fait de sa relative jeunesse,
aucune norme composant n’est encore finalisée, mais trois d’entre elles devraient voir le jour d’ici
quelques mois. Ces trois propositions sont détaillées à la fin de cette partie, toutes trois étant des
méthodes d’injection de perturbations électromagnétiques conduites. Auparavant, nous nous
focaliserons sur les méthodes de mesures en mode rayonné.
A. Les méthodes rayonnées
Le principe de base des mesures en mode rayonné repose sur la génération d’un champ
électromagnétique émis dans une chambre, qui se couple au circuit intégré, le tout s’effectuant
dans une cage de Faraday. Les moyens mis en œuvre sont relativement différents d’une
méthode à l’autre.
46

Chapitre II Stéphane Baffreau
1. Les mesures en chambre anéchoïde
47
A l’origine utilisées pour des mesures systèmes, les chambres anéchoïdes peuvent également
servir pour des mesures orientées circuits intégrés au travers de certaines adaptations : il est
nécessaire d’isoler le composant sur une face de la carte de test, et de concevoir cette face de
façon à ce qu’elle puisse servir "d’antenne de réception" de la perturbation. En effet, les petites
dimensions des composants font qu’un couplage direct est négligeable aux basses fréquences et
relativement faible pour des fréquences de l’ordre du GigaHertz.
Le principe de fonctionnement est décrit par la Figure II.1 [WILL99]. Un générateur RF crée
un signal harmonique ou modulé qui est ensuite transmis à un amplificateur de puissance. Ce
dernier est connecté à une antenne large bande, généralement de type bi-cône ou log
périodique, chargée d’émettre le champ électromagnétique. Le niveau du champ transmis vers le
composant sous test est mesuré par un indicateur de champ permettant ainsi de déterminer le
niveau de perturbation qu’est capable de tenir le circuit. Les antennes et le composant sont
placés dans l’univers confiné d’une chambre de Faraday dont les parois ont été recouvertes
d’absorbants limitant ainsi les réflexions indésirables.
Générateur
de signal RF
Réglage niveau
et modulation
Figure II.1 : Principe de la mesure en chambre anéchoïde.
La directivité des antennes impose d’effectuer les mesures selon deux orientations de façon à
tester les deux polarisations (horizontale et verticale) possibles.
Le principal avantage d’une telle méthode est le fait qu'elle soit effectuée dans un
environnement limitant les phénomènes parasites comme l’apparition d’ondes stationnaires. En
contre partie, l’utilisation d’antenne dont le taux d’onde stationnaire (TOS) est élevé aux basses
fréquences nécessite des amplificateurs de forte puissance. En effet, la puissance fournie aux
antennes, pour les basses fréquences, est principalement réfléchie. Enfin, les coûts financiers et en
terme d’occupation de l’espace sont très importants pour une méthode qui n’est pas très bien
adaptée au problème des circuits intégrés puisque le couplage direct du champ
électromagnétique avec la puce est très faible.
Commutation
Interface
Amplificateurs
de puissance
Indicateur
de champs Circuit
Chambre anéchoïde
sous test
Bus IEEE 488
Alimentation
et appareil
auxiliaire

Chapitre II Stéphane Baffreau
2. Les mesures en chambre réverbérante
Contrairement aux chambres anéchoïdes, où le champ perturbateur est polarisé selon une
direction, le champ généré dans une chambre réverbérante à brassage de modes, est
statistiquement uniforme et isotrope. Ces caractéristiques électromagnétiques sont obtenues en
utilisant une première antenne qui va fournir un champ électrique polarisé. Ce champ est
propagé en direction d’une seconde antenne rotative (Figure II.2) qui va brasser les modes de
propagation et permettre cette homogénéité électromagnétique. Ces propriétés
électromagnétiques sont vérifiées dans un large volume à l’intérieur de la chambre, volume dans
lequel est situé le circuit à tester.
Figure II.2 : Exemple de chambre réverbérante.
Comparée à une chambre anéchoïde, la chambre à brassage de modes permet d’injecter un
niveau de champ supérieur vers le circuit à tester : selon Bäckström [BACK02], 100 W
permettent de générer un champ de quelques kV/m. De plus, le fait de ne plus avoir de
polarisation du champ diminue les temps de mesures et permet une bonne reproductibilité de la
mesure tout en ayant moins à se soucier de la position précise du composant testé. Enfin, le
volume occupé par une chambre réverbérante est généralement moindre comparé à celui d'une
chambre anéchoïde.
En contre partie, travailler dans un milieu statistiquement uniforme et isotrope fait qu’il est
difficile de reproduire les effets rencontrés en champ libre. Une autre difficulté apparaît lorsque
l’on s’intéresse à des perturbations de type transitoire puisque l’on ne considère plus un champ
homogène. De ce fait, ce type de test ne peut être effectué dans un tel environnement. Enfin, la
génération d’un champ électromagnétique dont les caractéristiques fréquentielles sont inférieures
à quelques centaines de MHz est très fortement dépendante du dimensionnement de la chambre
réverbérante elle-même.
48

Chapitre II Stéphane Baffreau
3. La stripline
49
La stripline, ou ligne triplaque, créée par Groenveld et De Jong [GROEN77], repose sur le
principe d’une ligne de transmission constituée de deux plaques parallèles (Figure II.3) entre
lesquelles règne un champ électromagnétique uniforme. Sa propagation s’effectue selon le mode
TEM. Le système ou le composant à tester est placé sur un support isolant à l’intérieur de ce
champ. Pour réaliser une mesure complète il est nécessaire d’effectuer trois mesures selon les
trois orientations possibles.
Figure II.3 : Principe de la mesure en stripline.
La mesure en stripline apporte une bonne reproductibilité de la mesure, tout en nécessitant
une puissance d’injection relativement faible : quelques watts suffisent pour créer un champ
d’environ 10 V/m. En contre partie, la limite supérieure fréquentielle est située aux alentours de
200 MHz. Et la réalisation de la mesure dans une enceinte blindée demande l’ajout d’absorbants
afin d’éviter la réflexion des parois et donc l’altération de la propagation du champ
électromagnétique.
4. La cellule TEM
Injection
de la perturbation
5m
Isolant isolant
Support de carte
Composant sous test
Charge de puissance
50 Ω
Le principe de mesure en cellule TEM (Figure II.4) repose sur le même principe que celui de la
stripline, avec quelques atouts supplémentaires : la cellule TEM [FISH98] est une enceinte
blindée autosuffisante vis-à-vis des champs extérieurs ou de la réflexion. Autre avantage, selon
les dimensions de la cellule, il est possible de monter jusqu’à des fréquences de 1 GHz.
Injection de la
perturbation
Cartedetest
Figure II.4 : Exemple de cellule TEM et principe de mesure.
E
Composants Composant
associés
sous test
(Face opposée)
E
Septum
Charge
de puissance
50 Ω

Chapitre II Stéphane Baffreau
Par ailleurs, il est à noter que la carte sur laquelle repose le composant à tester, complète le
blindage de la cellule elle-même. De ce fait, le circuit imprimé doit être de type multicouches, et
le plan orienté vers l’intérieur de la cellule, c’est-à-dire celui où est implanté le composant à
tester, doit être un plan de masse.
Enfin, les cellules dont les dimensions sont les plus petites sont bien adaptées pour la mesure
de circuits intégrés. Malheureusement, le principal inconvénient de ce type de mesure vient du
fait que le couplage septum puce est très pauvre [FIORI00]. Ce phénomène est en relation
directe avec les dimensions de la puce qui offrent des antennes (les interconnexions) dont la
longueur est bien inférieure aux longueurs d’ondes des signaux RF.
5. La cellule GTEM
La cellule GTEM (Figure II.5) présente tous les avantages de la cellule TEM avec en plus la
possibilité d’injecter des signaux RF dont la fréquence peut atteindre 18 voire 24 GHz selon les
modèles. En comparaison de la cellule TEM, la GTEM [SCHAF01] présente des dimensions
physiques bien plus importantes.
En ce qui concerne le principe de fonctionnement, il est identique à celui de la cellule TEM.
La principale caractéristique permettant à cet instrument de mesure d’atteindre de telles
performances vient de l’adaptation continue du septum à l’aide d’une charge résistive (pour les
basses fréquences) et l’utilisation d’absorbants semblables à ceux des chambres anéchoïdes (pour
les hautes fréquences) [WILL99].
Figure II.5 : Exemple de cellule GTEM.
D’une manière générale, les méthodes de mesure de susceptibilité en mode rayonné sont bien
adaptées pour perturber des systèmes dans leur globalité. Ceci est principalement dû aux
longueurs des pistes des circuits imprimés qui se comportent comme des antennes réceptrices.
Malheureusement, en ce qui concerne la susceptibilité des composants, elle présente beaucoup
moins d’intérêt puisque les dimensions physiques des circuits intégrés ne permettent pas un
couplage suffisant.
50

Chapitre II Stéphane Baffreau
B. Les méthodes conduites
51
Les méthodes de mesure de susceptibilité des composants en mode conduit sont au nombre
de trois et toutes trois sont actuellement en cours de normalisation dans le cadre de la
proposition de standard IEC 62132 [IEC01].
1. La Bulk Current Injection (BCI)
L’injection par boucle de courant, ou bulk current injection [BCI01] en anglais, est une
proposition française dérivée de la norme d’équipement automobile. La Figure II.6 présente de
manière schématique le principe de la mesure. Il consiste à injecter un courant perturbateur sur
une ou plusieurs entrées/sorties d’un composant à l’aide d’une pince de couplage inductif
[MAROT99]. Une seconde pince inductive, dite de relecture, permet de mesurer le courant
effectivement injecté dans le fil de test. C’est cette valeur qui est considérée lorsque le point de
défaillance est atteint. Ce point est quant à lui détecté par un système externe de contrôle du
fonctionnement du composant sous test.
Filtre
passe-paroi
Composants
périphériques
Plan de masse
Pince
d'injection
i
Pince de
relecture
Voltmètre
H.F.
Composant
sous test
Amplificateur RF
Figure II.6 : Principe de la mesure d'injection de perturbation par boucle de courant.
Comme nous pouvons le voir sur la partie de droite de la Figure II.6, la carte de test présente
quelques spécificités. En effet, l’injection et la relecture devant être effectuées au plus proche du
composant, pour limiter les effets d’atténuation, le circuit imprimé est évidé en son centre pour
permettre l’insertion des deux pinces inductives. La longueur du ou des fils conduisant le courant
perturbateur vers le composant sous test ne doit pas excéder 18 cm. Enfin, un support spécifique
est requit afin que tous les éléments, que ce soit les pinces ou la carte de test, soient maintenus en
place de façon à obtenir une bonne reproductibilité de la mesure.
Freq : 100.00 MHz
Level : -10.0 dBm
Enceinte blindée
Interface
optique
Outil de
contrôle
Générateur RF
Actuellement, la proposition de norme [BCI01] est valide pour une bande de fréquences
allant de 1 MHz jusqu’à 1 GHz. Cette limitation est due aux caractéristiques de la pince
d’injection. De nouvelles pinces existent et ont la capacité d’injecter des perturbations dont la
210 mm
Circuit imprimé de test en époxy
Pince d'injection
260 mm
Alimentation
150 mm
Contrôle
Composant
sous test
Fil de test
180 mm maxi
Pince de relecture

Chapitre II Stéphane Baffreau
fréquence peut atteindre 1 GHz, ce qui devrait permettre d'étendre la bande passante de la
mesure, sans toutefois atteindre la zone 1 GHz – 10 GHz.
En ce qui concerne les points négatifs, il faut noter que la génération du courant perturbateur
demande une puissance considérable. En effet, la valeur du couplage de la pince d’injection est
très faible, à peine 10% de la puissance injectée dans la pince inductive sert à créer le courant
perturbateur. Ce choix a été fait dans le but de limiter l’influence de la pince d’injection sur le fil
de test, et plus particulièrement pour modifier le moins possible l’impédance de ce même fil. De
plus, au regard du niveau du champ électromagnétique généré, il s’avère que la mesure doit être
effectuée dans une enceinte blindée pour non seulement limiter l’ajout d’agressions externes mais
encore pour ne pas provoquer de dysfonctionnement dans l'environnement proche. Enfin, se
pose le problème de la carte elle-même, puisque même si elle a l’avantage d’isoler le composant,
ses caractéristiques sont très loin des circuits imprimés que l’on rencontre généralement :
l’évidement dans le plan de masse fait que l’on obtient une magnifique boucle susceptible de
servir d’antenne réceptrice.
2. La Work Bench Faraday Cage (WBFC)
La Work Bench Faraday Cage [WBFC01] est une proposition néerlandaise qui se base sur
l’hypothèse selon laquelle les circuits intégrés sont fortement atteints par les perturbations issues
de câbles directement connectés au circuit imprimé [FIORI00]. De ce fait, le principe (Figure II.7)
repose sur une méthode de mesure de l’immunité des circuits intégrés aux agressions
électromagnétiques de mode commun.
Générateur
RF
22 Ω
50 Ω
Cage de Faraday
Ampli
RF
Réseau
adaptation
T2
Signal utile
F
Ferrite
Entrée
Carte sous test
Alimentation
100 Ω
DC
F
Ferrite
50 Ω
Alimentation
Analyseur
temporel
100 Ω
F
Ferrite
Sortie
50 Ω
Figure II.7 : Principe de la mesure sur banc de test à cage de Faraday.
La perturbation RF est injectée vers le composant sous test au travers d’une impédance de
150 Ω représentative de la longueur de câble actuellement rencontrée dans les équipements. La
carte sur laquelle est monté le circuit intégré est placée à l’intérieur d’une cage de Faraday. Tous
100 Ω
52

Chapitre II Stéphane Baffreau
les signaux nécessaires au fonctionnement du composant ainsi que les signaux de contrôle
entrent et sortent de l’enceinte métallique via des filtres (notés F sur la Figure II.7).
53
La méthode de mesure est proposée pour une bande de fréquences s’étalant de 150 kHz
jusqu’à 1 GHz, et permet de superposer de manière relativement simple une perturbation de
mode commun sur un composant. En contre partie, les résultats obtenus sont fortement
dépendants de la conception de la carte de test. En effet, si des précautions ont été prises pour
réduire les phénomènes de mode commun, cette méthode risque de cacher certaines lacunes du
composant. Par ailleurs, la réciproque est également vraie, un mauvais circuit imprimé peut
pénaliser fortement le comportement d’un composant. Enfin, la cage de Faraday peut se
comporter comme une cavité résonante dans le cas où l’enceinte métallique ou la carte sous test
ont des dimensions non négligeables vis-à-vis de la longueur d’onde de l’interférence [FIORI00].
3. La Direct Power Injection (DPI)
L’injection directe de puissance [DPI01], communément appelée DPI (Direct Power Injection),
est une méthode dont le principe (Figure II.8) repose sur l’utilisation d’une capacité de couplage
pour transmettre une perturbation électromagnétique au composant sous test. L’interférence peut
avoir des caractéristiques fréquentielles dans une large gamme de fréquences (10 kHZ – 1 GHz).
IEEE Bus
Amplificateur RF
Générateur RF
Alimentation DC
P incidente
Coupleur directif
Wattmètres RF
Figure II.8 : Principe de la mesure par injection directe de puissance.
Afin d’isoler au mieux le composant sous test et de limiter les effets de l’injection de la
perturbation sur les équipements externes, les signaux d’alimentation et de contrôle de
fonctionnement du composant sont amenés via des réseaux de découplages. Ces réseaux de
découplages peuvent notamment être de type résistifs comme le suggère Maurice [MAUR99].
Dans le but d’obtenir une mesure indépendante de la carte de test supportant le composant
[FIORI00], la méthode préconise l’utilisation d’un coupleur directif. Ainsi, la puissance réellement
P réfléchie
Capacité
de
couplage
Ordinateur
de gestion
du banc
Réseaux de
découplage
Composant
sous test
Contrôle
du
composant
sous test

Chapitre II Stéphane Baffreau
injectée dans le circuit intégré au moment de sa défaillance peut être déterminée de façon
précise. De plus, cela permet également de s’affranchir des variations du comportement
fréquentiel de la capacité de couplage. La Figure II.9 présente le comportement d’une capacité
en fonction de la fréquence : le comportement capacitif observé aux basses fréquences se
transforme en comportement inductif pour les hautes fréquences.
Impédance (Ω)
100
Figure II.9 : Comportement fréquentiel d'une capacité de 1 nF.
Pour conclure sur les méthodes de mesure de susceptibilité en mode conduit, nous pouvons
affirmer qu’elles sont bien adaptées aux problèmes posés par les circuits intégrés. En effet, elle
permettent d'injecter la perturbation RF à l'intérieur du composant sous test du fait d'un couplage
bien adapté à la problématique. Le principal inconvénient qu’elles présentent vient du fait
qu’elles ne permettent pas d’agresser le composant dans sa globalité comme pourrait le faire une
méthode rayonnée. Cette lacune peut être en partie contournée en injectant la perturbation RF
sur le réseau d’alimentation par exemple. Les principales caractéristiques des méthodes
précédemment citées sont résumées dans la Table II.1.
En outre, ces méthodes ont l’avantage de pouvoir cibler les perturbations sur des blocs
particuliers de circuits intégrés par leurs entrées ou sorties associées, option qui est très
intéressante dans le cas de test de micro-contrôleurs. En effet, cela peut permettre de mettre en
exergue les lacunes de certaines fonctions d’un tel composant. Enfin, exception faite de la
méthode BCI, les méthodes de mesures conduites requièrent des équipements de test dont le
coût financier est assez modéré.
10
1
0,1
Comportement
capacitif
Comportement
inductif
1M 10M 100M 1G 10G
Fréquences (Hz)
54

Chapitre II Stéphane Baffreau
55
Méthode Nature
Chambre
anéchoïde
Chambre
réverbérante
Stripline Rayonné
TEM Rayonné
GTEM Rayonné
BCI Conduit
WBFC Conduit
DPI Conduit
Fréquence
d'utilisation
Rayonné > 30 MHz Normalisation
systèmes
Rayonné > 100 MHz Normalisation
systèmes
150 kHz
à 400 MHz
1 MHz
à 1 GHz
1 MHz
à 18 GHz
1 MHz
à 400 MHz
1 MHz
à 1 GHz
150 kHz
à 1 GHz
Statut Avantage Inconvénient
-
-
-
En cours de
normalisation
En cours de
normalisation
En cours de
normalisation
- Milieu isolé - Espace occupé
- Coût financier
- Rapidité
- Reproductibilité
- Champs
importants pour
des puissances
injectées modérées
- Puissance
injectée modérée
- Coût faible
- Espace réduit
- Puissance
injectée modérée
- Coût faible
- Espace réduit
- Puissance
injectée modérée
- Injection sur
plusieurs broches
- Nécessite de
faibles puissances
d'injection
- Coût modéré
- Nécessite de
faibles puissances
d'injection
- Coût modéré
- Fréq.

Chapitre II Stéphane Baffreau
III. L'APPROCHE LOGICIELS DEFENSIFS
Des choix de conception des circuits intégrés et des systèmes peuvent permettre de réduire
leur susceptibilité aux agressions électromagnétiques jusqu'à atteindre des niveaux définis
[CISPR02], [RTCA00]. Les moyens de mesure présentés dans la section précédente tendent à
garantir que ces exigences ont été atteintes. Cependant, pour de nombreuses applications
critiques, c'est-à-dire dont les défaillances sont sources de dommages inacceptables, la question
se pose quant à la robustesse des systèmes soit face à des agressions hors normes, soit du fait
d'erreurs de mesures (le système dysfonctionne du fait d'agressions faibles dans certaines
conditions imprévues). Une approche classique consiste à rajouter des blindages matériels en
guise de protection pour prévenir ces dysfonctionnements ou des équipements redondants pour
les tolérer. Or un système électronique remplissant une fonction complexe est certes composé
d'éléments électroniques (dont souvent un ou plusieurs micro-contrôleurs) mais aussi d'une
application logicielle exécutée sur cette plate-forme matérielle. Utilisé conjointement ces deux
technologies pour prévenir les défaillances est l'approche que nous avons considérée.
En effet, lorsque l’on s’intéresse au monde des micro-contrôleurs, on réalise indéniablement
une jonction entre deux domaines que sont la micro-électronique et les logiciels de bas niveaux.
Dans le cadre de ce manuscrit, ce lien est d’autant plus fort que l’on se propose de traiter des
problèmes matériels par des solutions logicielles. Ces techniques logicielles dont le principal
objectif est de renforcer la robustesse d’un système, sont communément regroupées sous le terme
logiciels défensifs [RAMD03].
Parmi les avantages apportés, nous pouvons citer en premier une bonne complémentarité
avec les solutions matérielles. En effet, dans certains cas, la modification du logiciel embarqué
dans un micro-contrôleur peut permettre au système de passer au-delà de certaines contraintes
CEM sans avoir à modifier ses caractéristiques électroniques. De ce fait, le coût financier qui
aurait pu être engendré par la conception d’une nouvelle carte est moindre [MOTET02]. De plus,
le temps de modification du logiciel est généralement plus court comparé à celui nécessaire pour
modifier une carte électronique.
En contrepartie, il est important de mesurer préalablement l'impact au niveau de la vitesse
d'exécution de l'application ainsi qu'au niveau des ressources mémoires. Ceci est d’autant plus
vrai lorsque l’on se penche sur des applications embarquées avec des contraintes temps réel.
Enfin, il est important de se rappeler que ces protections ne se substituent pas aux solutions
matérielles, mais qu’elles sont complémentaires. Leur principal objectif est de détecter un
dysfonctionnement afin de le traiter, quand c’est nécessaire, le plus rapidement, et dans les
meilleures conditions afin que le système conserve un fonctionnement sûr. Pour être convaincu
56

Chapitre II Stéphane Baffreau
des limites qu'ambitionnent cette approche, nous signalerons qu'une agression qui met hors
fonctionnement le micro-contrôleur ne pourra jamais être traitée de façon logicielle. Nous
pensons néanmoins que les solutions logicielles que nous préconisons sont bien adaptées aux
systèmes de criticité moyenne ou pour lesquels le fabricant désire augmenter la qualité du service
ou la fiabilité face aux agressions électromagnétiques dont nous avons établi l'augmentation au
chapitre I, à des coûts raisonnables.
57
Dans les paragraphes qui vont suivre, nous distinguons quatre catégories de logiciels défensifs
selon leur domaine de "prédilection" : les logiciels défensifs destinés à gérer les entrées / sorties,
ceux qui s’occupent de la gestion de la mémoire volatile, ceux dont le rôle est de surveiller le flot
de contrôle et enfin les moyens de détections spécifiques aux fonctions de l'application. Toutes
les techniques logicielles présentées ci-après sont focalisées sur des applications embarquées.
A. La gestion des entrées/sorties d'un micro-contrôleur
Dans toutes applications, la gestion des entrées/sorties est un élément crucial. En effet, c’est le
dernier niveau qui relie l’organe de commande au capteur ou à l’actionneur. Par conséquent, le
comportement de l’application dépendra directement de leur véracité. De plus, les systèmes
embarqués font de plus en plus appel à des protocoles de communications qui de part leur
fonction nécessitent l’utilisation de tels ports.
Enfin, comme nous l'avons montré, les entrées des micro-contrôleurs sont des accès privilégiés
pour les courants induits par les champs électromagnétiques. Ces agressions peuvent perturber le
protocole des communications, la valeur des registres de contrôle de direction des ports, ou plus
simplement leur gestion. Nous allons aborder successivement les moyens proposés pour
améliorer la robustesse de ces trois points.
1. Les protocoles de communications
Dès l’instauration des premiers protocoles de communications, s’est posé le problème de la
fiabilité des données transmises [GEFF02], [IEE00]. Partant de là, les concepteurs ont inclus des
bits supplémentaires à ceux qui contenaient l’information. Parmi les plus connus, les bits de
parité ont l’efficacité de pouvoir détecter une erreur dans la trame transmise, mais qui
malheureusement sont insuffisants pour permettre la correction de données [COUL98]. C’est
pourquoi de nombreux scientifiques ont travaillé sur la mise au point de codes redondants
capables non seulement de détecter mais également de corriger les erreurs de transmission. L’un
des plus célèbre est le code BCH [BOSE60] qui est employé dans le protocole du bus CAN
[CAN93].

Chapitre II Stéphane Baffreau
2. Les registres de contrôle de direction des ports
Actuellement les micro-contrôleurs disposent de nombreux ports d’utilisation générale qui
peuvent aussi bien être configurés en entrée qu’en sortie. Ceci s’effectue par l’intermédiaire de
registres de direction qui sont généralement situés proches des ports eux-mêmes comme l'illustre
la Figure II.10. Le majeur problème de cette position réside dans le fait qu’ils sont vulnérables et
donc facilement corruptibles.
Figure II.10 : Exemple de layout d'entrée/sortie de micro-contrôleur.
Pour prévenir toutes modifications, une solution logicielle consiste à rafraîchir suffisamment
régulièrement la valeur du registre de direction du port [CAMP98], [WILL99], [OHAR01]. Les
programmes reposant généralement sur une routine principale qui est exécutée en boucle, la
réinitialisation de ces registres ne posent pas de difficultés particulières. De plus, le coût en temps
de cycle d'horloge ainsi que l'espace mémoire requis sont moindres pour une prévention
performante.
3. Gestion des données d’entrée
La gestion des données d’entrée dépend de leur nature, c'est pourquoi le traitement des
données analogiques diffère de celui des données digitales comme nous détaillons ci-après.
a. Les données analogiques
Les données analogiques proviennent généralement de capteurs hétérogènes, par conséquent
les caractéristiques des réponses fournies varient selon le cas de figure. Pour cette raison, les
solutions logicielles sont également multiples et demandent une adaptation en fonction de
l’application considérée [BAFF02a]. Cependant, des solutions génériques peuvent être adaptées
à ces cas particuliers.
Module de
commande
(Registres)
Module de
commande
(Registres)
Broches
d'entrée/sortie
Broches
d'entrée/sortie
Module de
commande
(Registres)
Broches
d'entrée/sortie
58

Chapitre II Stéphane Baffreau
59
La partie de gauche de la Figure II.11 illustre le fait que la réponse d’un capteur est donnée
pour un domaine de tension ou de courant connu noté "domaine de validité". Par conséquent,
lors de son utilisation le logiciel peut tenir compte de cette caractéristique, en écartant les mesures
qui donneraient des valeurs en dehors de ce domaine de validité. Ce rejet de valeur prend ainsi
en compte l’existence de perturbations électromagnétiques pouvant modifier temporairement les
valeurs d’entrée.
Tension
Tension
instantanée
Tension
après filtrage
Domaine de validité connu
Domaine
de validité
Temps
Tension
Figure II.11 : Echantillonnage et gestion des entrées analogiques.
La partie de droite de la Figure II.11 part du principe que la loi de variation de la réponse du
capteur est connue. Dans ce cas, toute variation excessive entre deux mesures est considérée
comme résultant d’une valeur erronée. L’exemple de la mesure de la température est
relativement révélateur, puisque la loi de variation de la température est généralement lente. Par
conséquent, une fluctuation entre deux échantillons de plusieurs dizaines de degrés en quelques
milli-secondes n’aurait pas de sens. Mais sans précaution préalablement prise, cette entrée
erronée pourrait être à l’origine d’un comportement erratique [TYSK03].
Une autre solution proposée par William [WILL99] consiste à prendre un ensemble de valeurs
et à effectuer une moyenne plutôt que d’utiliser la valeur brute de l’échantillon. Cette solution
présente cependant quelques inconvénients, principalement dans le cas de systèmes temps-réel.
En effet, attendre plusieurs échantillons avant de traiter l’information génère irrémédiablement un
délai qui peut s’avérer être un handicap pour l’application. En contre partie, plus le nombre
d’échantillons est faible, plus le retard est court, mais plus l’incertitude sur la moyenne est grande.
Pour conclure sur le traitement logiciel des données analogiques, nous pouvons apparenter
ceci à du traitement de signal et du filtrage numérique "traditionnel". Mais la mise en forme du
programme, surtout dans le cas de systèmes embarqués, peut revêtir une apparence bien
différente dans le but de limiter la taille du code et le temps d’exécution.
Tension
instantanée
Tension
après filtrage
Loi de variation connue
Temps

Chapitre II Stéphane Baffreau
b. Les données numériques
Un processus de vérification similaire au traitement des données analogiques peut être mis en
œuvre pour celui des données numériques [WILL99], [COUL98], [OHAR01], [IEE00]. Ceci est
vrai à condition que le signal d’entrée soit suffisamment lent au regard de la fréquence d’horloge
du micro-contrôleur, ce qui est bien souvent le cas. Ainsi, avant de traiter la valeur en entrée, on
prélève plusieurs échantillons puis, suivant la criticité de l’application, on optera pour une des
solutions présentées par la Figure II.12. La partie de gauche correspond à la version de base sans
protection et donc avec un traitement immédiat de l’information.
Echantillonage
de l'entrée
Signal d'entrée
Valeur lue 0 1
Sans aucune protection
Figure II.12 : Echantillonnage et gestion des entrées numériques.
La partie centrale correspond à une lecture multiple avec vote pour déterminer la valeur à
considérer. Le choix de cette solution impose d’avoir un nombre d’échantillons impair de façon à
ce qu’il existe toujours une valeur majoritaire. Dans l’exemple pris, le nombre d’échantillons est
de 3. On remarque que le premier tirage ne pose pas de problèmes puisque les trois échantillons
ont tous la même valeur, à savoir 0. Par contre dans le second groupe, les deux premières
valeurs sont à 1 tandis que la troisième est à 0. En conséquent, le 1 étant majoritaire, c’est cette
valeur qui sera considérée comme étant exacte. Cette option présente de nombreux avantages
puisqu’il n’y a pas de calcul complexe. Un double compteur est suffisant : le premier pour
compter le nombre d’échantillons, et le second, initialement nul, que l’on incrémente pour les
valeurs 1 lues et qu’on décrémente pour les valeurs 0 lues. Le résultat du vote correspond au
signe du compteur final : un nombre négatif correspond à un 0 et un signe positif à un 1.
La partie de droite suit un principe similaire à celle du centre, si ce n’est qu’il n’y a pas de
vote. En effet, une valeur est considérée comme valide dans le cas où tous les échantillons sont
identiques. Dans le cas contraire, le système rejète la valeur, la considérant comme indéterminée,
et procède à un nouvel échantillonnage [BAFF02a]. Le principal avantage d’une telle solution est
de traiter des valeurs avec un taux d’erreur faible si le nombre d’échantillons est suffisamment
grand tout en ne demandant pas un temps d’exécution important puisqu’il n’y a pas de calcul.
En contre partie, si l’entrée est instable pour quelques raisons que ce soit, le traitement sera
retardé d’autant.
Signal d'entrée
Echantillonage
de l'entrée
Valeur lue 0 1
Lectures multiples avec vote
Signal d'entrée
Echantillonage
de l'entrée
Valeur lue 0 X
Lectures multiples avec rejet
60

Chapitre II Stéphane Baffreau
B. La gestion de la mémoire volatile
61
La mémoire volatile (RAM) est, avec le flot de contrôle, un élément clé dont la gestion est
complexe. C’est sans doute une des raisons pour laquelle le nombre de solutions proposées est
important. Parmi cet ensemble, nous retiendrons les principales méthodes qui peuvent être
appliquées aux systèmes embarqués avec plus ou moins de facilité et de réussite. Par ailleurs, les
techniques qui permettent une détection et un recouvrement d’erreurs sont préconisées par
[IEE00], malheureusement aucun exemple n’est fourni.
L’une des méthodes de gestion de mémoire des plus connues correspond à la duplication de
données et à leur traitement en parallèle [GEFF02] comme l’illustre la Figure II.13. Ce principe
présente plusieurs inconvénients puisqu’il ralentit considérablement l’exécution d’un programme.
De plus, lorsqu’une erreur est rencontrée, la méthode ne permet pas de corriger cette erreur de
façon à repartir avec des données saines.
Figure II.13 : Duplication des données et de leur traitement.
Une autre technique similaire est présentée par O’Hara [OHAR01] sous le nom de "Code
ghosting". Pour sa part, elle repose sur la triplication voire la quatruplication des données. Le
traitement n’est effectué qu’une seule fois sur les données préalablement validées comme
exactes. Le principal problème de cette solution est une consommation en terme d’espace
mémoire multiplié d'autant, et un temps d’exécution accru.
Une autre solution proposée par Coulson [COUL98] consiste à affecter dans un tableau
plusieurs variables et à associer une somme de contrôle (Figure II.14). Avant chaque accès en
lecture d’une variable du tableau, la somme de contrôle est recalculée pour s’assurer que le
contenu n’a pas été modifié. Et toute écriture volontaire dans le tableau est suivie d’une mise à
jour de la somme de contrôle.
X1 Y1
Additionneur
Comparateur
Résultat correct
X2 Y2
Additionneur
X1 ≅ X2
Y1 ≅ Y2
Traitement d'erreurs
Cette technique présente les avantages d’être peu consommatrice en espace mémoire, tout en
offrant la possibilité de recouvrir les données corrompues, ce qui est en bon accord avec les
contraintes des systèmes embarqués. En contre partie, elle peut s’avérer relativement coûteuse en
temps d’exécution si le nombre de variables est important. Dans ce dernier cas, il est fortement

Chapitre II Stéphane Baffreau
recommandé de scinder l’ensemble des variables en plusieurs tableaux de taille moindre, chacun
ayant sa propre somme de contrôle et fonctionnant sur le principe préalablement énoncé, ou de
n'appliquer la technique qu'aux variables critiques.
Ecriture de la donnée
&
Calcul de la Somme de Contrôle
Figure II.14 : Exemple de protection de la RAM par calcul de somme de contrôle.
Quelque soit la technique utilisée, la protection du contenu des mémoires volatiles reste un
problème difficile à résoudre. Il demande une étude préalable des ressources nécessaires et une
sélection fine des données considérées critiques. Par exemple, il est complètement inutile
d’appliquer une des techniques citée ci-dessus pour des variables de type compteur. Le seul effet
engendré serait de ralentir considérablement l’exécution de l’application.
En outre, la connaissance de l’espace mémoire volatile nécessaire à l’application peut
permettre de mieux gérer la pile. En effet, prenons le cas d'une boucle infinie involontaire
utilisant la pile pour stocker certaines variables. Le premier effet va être une croissance
"interminable" de la pile qui dans un second temps risque de déborder sur d'autres variables et
changer leur contenu, pour finalement aboutir à perte du contrôle de l'application. Par
conséquent, la détermination d’une taille maximale de pile peut permettre d’éviter des
comportements erratiques.
C. La gestion du flot de contrôle
Variable 1
Variable 2
Variable 3
Variable n
Somme de contrôle
Lecturedeladonnée
&
Vérification de la Somme de Contrôle
Le flot de contrôle correspond à l’ordre d’exécution des instructions d’un programme. Le bon
déroulement de ses séquences est essentiel pour obtenir une application sûre de fonctionnement.
Les paragraphes suivants présentent différentes techniques pour détecter des erreurs survenues
dans le flot de contrôle. Ces erreurs résultent essentiellement de corruptions du pointeur
programme, registre qui contient l’adresse de la prochaine instruction à exécuter.
62

Chapitre II Stéphane Baffreau
1. Vérification du flot de contrôle par signatures logicielles
63
La vérification du flot de contrôle par des signatures logicielles est décrite par N. Oh [OH00],
et L. Tysk [TYSK03]. Le principe de fonctionnement est illustré à la Figure II.15. On considère un
programme comme un ensemble de blocs indépendants : procédures et fonctions. La
particularité essentielle de ces blocs vient du fait qu’ils ne peuvent pas avoir d’instructions de
branchement ou de saut en dehors de la première et la dernière instructions. En outre, chaque
bloc se voit assigner, lors de la compilation, une signature, notée s i, et une différence de
signature, notée d i, qui lui sont propres.
Gn : Signature courante au noeud Vn
sn : Signature assignée au noeud Vn
dn : Différence de signature
G1=s1
G1=s1
Figure II.15 : Principe de la vérification du flot de contrôle par signatures logicielles.
Durant l’exécution du programme, un registre d’utilisation générale, noté G n, est réservé
spécifiquement pour contenir la signature du bloc courant. Lors d’un changement de bloc, G n est
mis à jour via une fonction de comparaison simple, telle qu’un ou-exclusif avec la différence de
signature d n+1. Si le contenu du nouveau G n est égal à la signature du bloc dans lequel on veut
entrer, le programme continue son exécution. Dans le cas contraire, il est dérouté vers un
programme de traitement d’erreur d’exécution.
V1
V2
Cette technique présente de nombreux avantages puisqu’elle peut être implémentée
directement dans un compilateur et donc être indépendante du programmeur. De plus, si la taille
des blocs n’est pas trop petite, le temps de calcul ne pénalise alors pas trop le déroulement de
l’exécution. En contre partie, le fait de réserver un registre spécifiquement pour cette fonction,
réduit son utilisation aux processeurs d’architectures RISC, dont le nombre de registres est
important. Dans le cas d’un processeur CISC, l’exécution risque d’être très fortement pénalisée.
s1
d1
s2
Branchement correct
d2 =s1 ⊕ s2
s2 =G1 ⊕ d2
G1=s1
V1
V2
s1
d1
Branchement
inopiné
V3
V4
Branchement incorrect
s3
d3
s4
d4 =s3 ⊕ s4
s4 ≠ G1 ⊕ d4

Chapitre II Stéphane Baffreau
2. Les marqueurs de passage
Le principe des marqueurs de passage (Figure II.16) est relativement similaire à celui de la
vérification du flot de contrôle par des signatures logicielles. En effet, chaque fonction ou
procédure est affectée d’un identificateur ou marqueur qui lui est propre [BOUA03], [COUL98],
[ONG01]. Par contre, il n’y a pas de contrainte concernant les instructions de branchement ou de
saut dans un bloc.
Décision
Programme principal
Vérification
au retour
Figure II.16 : Principe de fonctionnement des marqueurs de passages.
Durant l’exécution, lorsqu’un changement de procédure est nécessaire, le bloc appelant vérifie
que le marqueur courant correspond bien au bloc dans lequel il se situe. Puis, il modifie la valeur
du marqueur courant pour prendre la valeur du bloc appelé. Une fois le saut effectué, le nouveau
sous-programme regarde la validité du marqueur. Si sa valeur correspond à celle du bloc, les
instructions sont exécutées. Dans le cas contraire, le programme est dérouté vers un sous-
programme de traitement d’erreurs. Lors du retour au programme initial, des vérifications
semblables sont également effectuées.
En outre, si un bloc est relativement long avant d’effectuer un appel à un sous-bloc, il est
possible d’insérer un contrôle de marqueur intermédiaire, de façon à vérifier que le flot de
contrôle n’a pas été perturbé.
3. Remplissage de la mémoire programme non utilisée
La technique du remplissage de la mémoire programme non utilisée part du fait qu’il est très
rare qu’une application logicielle occupe toute la mémoire programme disponible sur un micro-
contrôleur. Par conséquent, cette zone de "mémoire morte" est généralement vierge et contient
en général la valeur hexadécimale FFFF (partie de gauche de la Figure II.17). Suivant les micro-
contrôleurs, cette valeur correspondra ou non à une instruction. Donc si le pointeur programme
vient malencontreusement sur l’une de ces adresses, le micro-contrôleur divaguera rendant ainsi
aléatoire l’exécution de l’application.
Vérification
avant appel
Sous-Programme
Niveau 1
Vérification
au retour
Vérification
avant appel
Sous-Programme
Niveau 2
Vérification
au retour
Vérification
avant appel
Sous-Programme
Action
64

Chapitre II Stéphane Baffreau
65
Afin de remédier à ce problème d’errance incontrôlée, diverses solutions sont envisageables.
La première consiste à mettre dans toute la "mémoire morte" l’instruction STOP qui met un
terme à l’exécution du programme et place le micro-contrôleur dans un état de latence
[BAFF02b]. Afin que cet état ne perdure pas indéfiniment, un chien de garde externe est
nécessaire. Son rôle est de contrôler en permanence la présence d’activité du micro-contrôleur et
de générer un reset dans le cas où celui-ci ne donnerait pas "signe de vie".
Figure II.17 : Remplissage de la mémoire morte avec l'instruction STOP.
Le principal inconvénient de cette méthode est le recours à un circuit externe. En effet, cela
signifie la présence d’une liaison électrique et donc la possibilité qu’une perturbation
électromagnétique vienne se coupler et générer un reset impromptu. Le chien de garde existe
dans la plupart des micro-contrôleurs récents, ce qui donne l'assurance d'un redémarrage propre.
Le remplacement de l’instruction STOP par une série d’instructions NOP (No OPération)
terminée par un saut à l’adresse de reset permet de contourner ce problème, puisque le chien de
garde externe n’est plus nécessaire [COUL98]. En contre partie, si la zone de mémoire morte est
relativement importante, le risque d’un temps de latence long n’est pas négligeable et peut porter
préjudice au comportement du système.
Afin de limiter au maximum ce temps d’improductivité, il est préférable de remplacer la série
d’instructions NOP par des instructions de saut JMP à l’adresse de reset. Les conditions requises
pour une mise en place satisfaisante sont :
La connaissance du code de l’instruction de saut.
La possibilité de définir l’adresse de reset, ce qui est très souvent le cas avec les micro-
contrôleurs modernes, et surtout, que cette adresse soit identique au code de l’instruction de
saut tout en étant en zone de mémoire programme, ce qui n’est pas toujours compatible
(Figure II.18).
Programme Principal
&
Sous-Programmes
Mémoire Programme
Non Utilisée
LDDA #$1256
JMP #$BA53
$FFFF
$FFFF
Sans protection
LDDA #$1256
JMP #$BA53
STOP
STOP
Utilisation d'un chien
de garde externe
Micro
Contrôleur
Sortie de
Contrôle
Reset
Sortie de
Contrôle
Reset
Chien de
Garde
Principe de fonctionnement du chien de garde

Chapitre II Stéphane Baffreau
Figure II.18 : Remplissage de la mémoire morte avec l'instruction JMP.
Parmi toutes les techniques existantes, c’est la seule qui nécessite aucun surcoût que ce soit au
niveau du temps d’exécution ou de l’espace mémoire utilisé [ONG01]. Par ailleurs, vue
l’efficacité du service qu’elle est capable de rendre, cette méthode est une bonne solution pour
remédier à la corruption des programmes compteurs lorsque celle-ci s'adresse à des zones en
dehors du programme.
4. Les techniques de détection spécifiques
Pour conclure l'énumération des techniques de détection des dysfonctionnements des
programmes en vue de leurs traitements, nous devons citer les techniques spécifiques. Alors que
les solutions proposées précédemment sont génériques, c'est-à-dire indépendantes des
fonctionnalités et des choix de conceptions des programmes, ces nouvelles techniques prennent
en compte les particularités de l'application.
Par exemple, si le programme utilise deux variables Min et Max contenant respectivement les
valeurs minimales et maximales de la température, la négation de la propriété Min

Chapitre II Stéphane Baffreau
67
Même si ces solutions ont été introduites pour une toute autre raison, il serait néanmoins
intéressant de juger l'efficacité de leur capacité à détecter les dysfonctionnements dûs aux
agressions électromagnétiques.
IV. CONCLUSION
Dans ce chapitre, nous avons vu le panel des méthodes de caractérisation de susceptibilité.
Parmi toutes celles présentées nous retiendrons que pour des raisons d'implantation, seules les
méthodes d’injection de perturbations conduites sont les mieux adaptées aux problèmes des
circuits intégrés.
En ce qui concerne les méthodes logicielles de protection des systèmes à base de micro-
contrôleurs, on constate que les propositions ne manquent pas. Par contre, exception faite de
R.H.J. Ong [ONG01], très peu nombreux sont les auteurs qui présentent une évaluation du coût
en terme d’espace mémoire ou temps d’exécution, voire même d'efficacité.
Quant aux tests réellement effectués sur des micro-contrôleurs, nous pouvons citer F. Fiori
[FIORI00], qui a réalisé des mesures sur un convertisseur analogique digital intégré. Son travail a
plus particulièrement porté sur les aspects électroniques, les logiciels embarqués n’étant pas
abordés. Nous pouvons également citer R. Vick [VICK97] qui s’est focalisé sur la susceptibilité du
jeu d’instructions d’un micro-contrôleur soumis à des perturbations électromagnétiques
transitoires. En dehors de ces deux approches, aucun travail n’a mis à l’épreuve les propositions
de protections logicielles précédemment présentées.
Enfin, jusqu’ici les compétences du laboratoire développées en matière de compatibilité
électromagnétique des composants portaient essentiellement sur le domaine de l’émission. De ce
fait, le choix d’une méthode ainsi que la mise en œuvre d’un banc de test de mesure de
susceptibilité des composants ont été nécessaires pour mener à bien nos travaux.

Chapitre II Stéphane Baffreau
V. REFERENCES
[BACK02] M. Bäckström, O. Lundén, P.S. Kildal, "Reverberation chambers for
EMC susceptibility and emission analysis", Review of radio science
1999-2002, ISBN 0-471-26866-6, W. Ross Stone Editor,
pp.429-452, 2002.
[BAFF02a] S. Baffreau, G. Motet, E. Sicard, "La protection des micro-
contrôleurs aux agressions électromagnétiques", CEM EXPO 2002,
Paris (France), 2002.
[BAFF02b] S. Baffreau, S. Bendhia, M. Ramdani, E. Sicard, "Characterisation of
microcontroller susceptibility to radio frequency interference",
Proceedings of International Conference of Caracas on Devices,
Circuits and Systems, april 2002.
[BCI01] 47A/526/NP, IEC 62132 part 4, "Integrated circuits, electromagnetic
immunity test to narrowband disturbances by bulk current injection
(BCI), 1 MHz – 400 MHz", www.iec.ch, august 2001.
[BOSE60] R.C. Bose, D.K. Ray-Chaudhuri, "On a class of error correcting
binary group codes", Information and Control, vol. 3, pp. 68-79,
1960.
[BOUA03] R. Bouaziz, "Réduction par logiciel de la susceptibilité
électromagnétique des microcontrôleurs pour applications
embarquées", Diplôme d'Etudes Approfondies en Système
Informatique soutenu à l'Institut National des Sciences Appliquées
de Toulouse, juin 2003.
[CAMP98] Campbell, D. Defensive Software Programming with Embedded
Microcontrollers. IEE Colloquium on Electromagnetic Compatibility of
Software (981471), Birmingham, UK, 1998.
[CAN93] ISO 11898, "Road vehicles – Interchange of digital information -
Controller Area Network (CAN) for high speed communication",
november 1993.
[CISPR02] CISPR 25, "Radio disturbance characteristics for the protection of
receivers used on board vehicles, boats, and on devices - Limits and
methods of measurement", august 2002.
68

Chapitre II Stéphane Baffreau
[COUL98] D.R. Coulson, "EMC techniques for microprocessor software",
69
IEE Colloquium on electromagnetic compatibility of software,
N° 1998/471, pp. 5/1 - 5/6, 1998.
[DPI01] 47A/526/NP, IEC 62132 part 3, "Direct power injection to measure
immunity against conducted disturbances of integrated circuits up to
1 GHz", www.iec.ch, august 2001.
[FISH98] Fisher Custom Communication Inc., "TEM Cell model n° FCC-TEM-
JM1, frequency DC – 1000 MHz", 1998.
[FIORI00] F. Fiori, "ICs susceptibility : a critical assessment of the test
procedures", EMC'2000 Brugges, International symposium on
electromagnetic compatibility (Belgium), pp.286-289, 2000.
[GEFF02] J.C. Geffroy, G. Motet, "Design of dependable computing systems",
Kluwer academic publisher, ISBN 1-4020-0437-0, 2002.
[GROEN77] P. Groenveld, A. De Jong, "A simple RF immunity test set-up", IEEE
2nd Symposium on EMC, pp. 233-239, Montreux, september 1977.
[IEC01] IEC 62132 part 1, "Integrated circuits, measurement of
electromagnetic immunity, 150 kHz - 1 GHz : general and
definitions", 2001.
[IEE00] www.iee.org.uk/PAB/EMC/core.htm, "EMC and functional safety for
software", Annex of the IEE Guidance Document on EMC &
Functional Safety, september 2000.
[MAROT99] Ch. Marot, "Travaux de normalisation en cours sur les méthodes de
mesures CEM sur des circuits intégrés", CEM COMPO 1999,
pp.10-15, janvier 1999.
[MAROT00] Ch. Marot, "Avancement des travaux de normalisation
IEC47A/WG9 : Méthodes de mesures CEM sur circuits intégrés",
CEM COMPO 2000, pp.8-13, juin 2000.
[MAUR99] O. Maurice, J. Pigneret, "Susceptibilité des composants
numériques", CEM COMPO 1999, pp.40-45, janvier 1999.
[MOTET95] G. Motet, J.C Geffroy, A. Marpinard, "Design of dependable ADA
software", Prentice Hall, ISBN 0132049678, november 1995.
[MOTET02] G. Motet, L. Tysk, "Software detection of hardware platform failures
due to electromagnetic fields", 3 rd Workshop on Electromagnetic
Compatibility for Component EMC COMPO 02, Toulouse (France),
november 2002.

Chapitre II Stéphane Baffreau
[OH00] N. OH, P.P. Shirvani, E.J. McCluskey, "Control flow checking by
software signatures", IEE transaction on reliability – special section
on fault tolerant VLSI systems, april 2000.
[OHAR01] M. O'Hara, "EMC at component and PCB level", Newnes Edition,
ISBN 0-7506-3355-7, pp. 99-100, 2001.
[ONG01] R.H.L. Ong, M.J. Pont, "Empirical comparison of software-based
error detection and correction techniques for embedded systems",
ISBN 1-58113-364-2, ACM Press, New York (USA), pp. 230-235,
2001.
[RAMD03] M. RAMDANI, E. Sicard, S. Bendhia, S. Calvet, S. Baffreau,
J.L. Levant, "La compatibilité électromagnétique dans les circuits
intégrés", Techniques de l'ingénieur, 2003.
[RTCA00] RTCA DO160 section 20, "Environmental conditions and test
procedures for airbone equipments – Radio frequency susceptibility
test - Changes 1", december 2000.
[SCHAF01] Schaffner, "GTEM cell specification and operating instruction", 2001.
[SICA02] E. Sicard, C. Marot, J.Y. Fourniols, M. Ramdani, "Electromagnetic
compatibility for integrated circuits", Review of radio science
1999-2002, ISBN 0-471-26866-6, W. Ross Stone Editor,
pp.453-472, 2002.
[TYSK03] L. Tysk, "Software error detection of hardware failures due to
electromagnetic interference", Master soutenu à l'Institut National
des Sciences Appliquées de Toulouse, mars 2003.
[VICK97] R. Vick, E. Habiger, "Evaluations of microcontroller susceptibility to
impulsive electromagnetic disturbances", EMC Zurich 97, pp.53-57,
section 10B5, ISBN 3-9521199-1-1, february 1997.
[WBFC01] 47A/526/NP, IEC 62132 part 2, "Measurement of electromagnetic
immunity of integrated circuits in the range 150 kHz to 1 GHz",
www.iec.ch, august 2001.
[WILL99] T. Williams, "EMC for product designer", 2 nd Edition, Publitronic /
Elektor, ISBN: 2-86661-106-3, Chapter 6, pp.147-153, march
1999.
70

Chapitre III
Le banc de test de susceptibilité
71

Chapitre III Stéphane Baffreau
I. INTRODUCTION
Dans ce chapitre, nous détaillons la mise au point du banc de test de susceptibilité des
composants que nous avons réalisé au LESIA. Nous commencerons par une description
générale, puis nous verrons en détail la modélisation des différents appareils mis en œuvre lors
d’une mesure. Nous regarderons également la gestion logicielle du banc qui a été conçu pour
piloter les différents équipements du laboratoire. Un point crucial de la mesure sera abordé lors
de la définition du critère de susceptibilité. Enfin, nous validerons l’ensemble de la mesure sur un
composant simple, issu du monde automobile, en l’occurrence une interface CAN (Controller
Area Network).
II. DESCRIPTION
Le banc de test développé au LESIA repose sur le principe de mesure proposé par la méthode
DPI précédemment décrite au chapitre II (paragraphe II.B.3). La perturbation est par conséquent
injectée dans le composant sous test au moyen d’une capacité de couplage située au plus proche
du composant à tester. La Figure III.1 présente l'ensemble des appareils de mesures et de
contrôle mis en œuvre lors d'un test d'immunité de circuits intégrés.
Génération
de la perturbation RF
Générateur RF
Amplificateur RF
Capacité
de couplage
Génération
de signaux
fonctionnels
Bus IEEE
Composant
sous test
Transmission
de signaux utiles
Transmission
de signaux utiles
Générateur de signaux
Transmission
de signaux
de contrôle
Ordinateur
de gestion
du banc
Oscilloscope
Contrôle fonctionnel
du composant sous test
Figure III.1 : Banc de susceptibilité pour le test des composants.
72

Chapitre III Stéphane Baffreau
73
Nous pouvons distinguer trois principaux groupes d'éléments ayant chacun un rôle particulier
à jouer : le générateur de perturbation électromagnétique, celui de signaux fonctionnels et
l'analyseur de comportement. Chacun d'eux est décrit ci-après.
La partie de génération de la perturbation électromagnétique est constituée de deux
appareils : un générateur de signal radio fréquence (RF) qui reproduit une forme d'onde
représentative du signal d'agression, et un amplificateur de puissance permet d'augmenter la
puissance du signal injecté tout en conservant, dans la mesure du possible, les
caractéristiques de la forme d'onde primaire. Il est bon de remarquer que dans certaines
conditions d'agression, tout particulièrement lorsque la perturbation est injectée sur des
circuits analogiques, il est possible de se passer de cet amplificateur. Dans ce cas, la capacité
de couplage est directement attaquée par la sortie du générateur de signal avec des
puissances comprises entre –20 dBm et 10 dBm.
La génération de signaux fonctionnels est associée principalement à un ou plusieurs
générateurs de signaux basse fréquence, et/ou une carte d'acquisition contrôlée par un
ordinateur hôte. Le principal objectif de tels dispositifs est de placer le composant sous test
dans une situation similaire à celle qu'il pourrait rencontrer dans le cadre de son application.
Dans le cas du test d'un micro-contrôleur, cela peut permettre de garantir un fonctionnement
propre suite à une réinitialisation en absence de perturbation.
La dernière partie est primordiale à la mesure et correspond au contrôle en temps réel du
comportement du composant sous test. Un oscilloscope large bande réalise cette fonction de
test au travers d'un gabarit. Créé en l'absence de perturbation, ce gabarit définit les tolérances
en tension et en temps que nous autorisons (Figure III.2). Il est également caractéristique du
comportement du composant dans un environnement non perturbé, et nous sert donc de
référence pour la mesure.
Signal en absence perturbation
Tolérance
en tension
Tolérance temporelle
ı Gabarit généré
Figure III.2 : Génération du gabarit de contrôle de fonctionnement du composant sous
test.

Chapitre III Stéphane Baffreau
Parmi les éléments que nous n'avons pas encore cités, il y a bien évidemment la carte sur
laquelle sont implémentés le composant sous test et la capacité de couplage, ainsi que
l'ordinateur de gestion du banc. C'est par l'intermédiaire de cet ordinateur que l'automatisation
de la mesure a été possible. En effet, à l'exception des générateurs de signaux fonctionnels, tous
les autres appareils de mesures sont interfacés avec l'ordinateur via un bus IEEE 488 [GPIB87]. Il
est également à noter que le logiciel de gestion du banc de mesure a été réalisé au sein du
laboratoire.
III. MODELISATION
Dans les paragraphes qui vont suivre, nous allons nous intéresser à la modélisation des
principaux éléments de la chaîne de mesure. Ce travail est indispensable afin de parvenir à une
simulation électrique de la susceptibilité des composants sous test. Dans cette partie, nous nous
focaliserons essentiellement sur la chaîne d'injection de la perturbation constituée par le
générateur RF et l'amplificateur de puissance.
A. Le générateur RF
1. Présentation générale
Le générateur de signaux RF est un Rhodes et Schwartz [SMLB300]. Il permet de synthétiser
des signaux harmoniques, modulés en amplitude, fréquence ou phase (Figure III.3), ainsi que
des bursts, signaux dont la bande de fréquence est comprise entre 9 kHz et 2.2 GHz. Un tel
générateur a le double avantage de couvrir la bande de fréquence proposée par la méthode DPI
[DPI00], tout en autorisant également la génération de burst GSM. Ainsi, on peut générer une
grande partie des sources d'agression électromagnétique qui ont fait l'objet du paragraphe II.C du
chapitre I.
Signal harmonique Signal modulé
Burst
Figure III.3 : Principaux signaux électriques générés par le SML B3
74

Chapitre III Stéphane Baffreau
2. Mesures préliminaires
75
Afin de déterminer un modèle aussi simple que possible, tout en étant fiable, nous avons
effectué une série de mesures préliminaires. La première campagne de mesures a été réalisée en
suivant le schéma électrique de la Figure III.4. Dans cette configuration, la sortie du générateur
est directement connectée sur un bouchon de 50Ω. La mesure est ensuite effectuée par un
oscilloscope relié à la charge via un câble coaxial de type BNC. Le signal synthétisé est un signal
harmonique dont la fréquence évolue par pallier afin de balayer l'intégralité de la bande de
fréquence disponible.
Freq : 100.00 MHz
Level : -10.0 dBm
Générateur RF
Figure III.4 : Caractérisation du générateur à l'aide de l'oscilloscope.
Les résultats de cette mesure sont présentés à la Figure III.5. Bien que le résultat ne soit pas
satisfaisant puisque la réponse observée n'est pas constante en fonction de la fréquence, il permet
cependant d'illustrer les résonances générées par les câbles, phénomène que l'on rencontre dans
notre cas à 45 MHz. Par ailleurs, des mesures complémentaires ont été effectuées avec des câbles
plus longs. Elles ont confirmé nos hypothèses puisque la fréquence de résonance se trouvait alors
décalée vers des fréquences plus basses.
Puissance (dBm)
-20
-25
-30
-35
-40
-45
-50
-55
Puissance affichée -25 dBm
Puissance affichée -30 dBm
Puissance affichée -35 dBm
Charge
50Ω
Oscilloscope
Cable Coaxial
Résonances
dues aux câbles de mesures
Entrée 1MΩ
1 10 100 1000
Fréquence (MHz)
Figure III.5 : Puissance délivrée en sortie du générateur RF – Mise en évidence des
résonances de câble.

Chapitre III Stéphane Baffreau
Afin de limiter les effets du câble sur la mesure, nous avons placé la charge de 50Ω au plus
proche de l'entrée de l'oscilloscope (Figure III.6).
Figure III.6 : Mise de la charge au plus proche de l'oscilloscope.
Les résultats obtenus sont présentés à la Figure III.7. La résonance précédemment observée
n'existe plus, ce qui peut s'expliquer par le fait que le générateur adapte sa puissance de sortie à
la charge présente (impédance du bouchon de 50Ω et du câble BNC). La stabilité de la
puissance délivrée est constante et très proche de la valeur affichée sur l'écran du générateur. En
contre partie, on remarque l'amorce d'une atténuation à partir de 100 MHz ainsi qu'une absence
de mesure pour la fréquence 500 MHz. L'ensemble de ces déperditions viennent du fait que l'on
approche les limites de fonctionnement de l'oscilloscope (bande passante de 500 MHz).
Puissance (dBm)
-20
-25
-30
-35
-40
-45
-50
-55
-60
-65
-70
Freq : 100.00 MHz
Level : -10.0 dBm
Générateur RF
Puissance affichée -25 dBm
Puissance affichée -30 dBm
Puissance affichée -35 dBm
Cable Coaxial
Oscilloscope
Entrée
1MΩ
Charge
50Ω
Fréquence signal acquis
=
Fréquence échantillonnage
oscilloscope
Atténuation due
àlasortiedelabande
passante de l'oscilloscope
1 10 100 1000
Fréquences (MHz)
Figure III.7 : Puissance délivrée par la générateur RF – Mise en évidence des limites de
l'oscilloscope.
Nous ne pouvons bien évidemment pas nous contenter de tels résultats. C'est pourquoi, plutôt
que d'utiliser comme instrument de mesure un oscilloscope, nous nous sommes orientés vers un
analyseur de spectre. Le principal avantage de cet instrument de mesure réside dans la bande
passante de 3 GHz qu'il offre. Le schéma électrique de cette mesure est illustré à la Figure III.8. Il
76

Chapitre III Stéphane Baffreau
est composé uniquement du générateur RF dont la sortie est connectée à l'entrée de l'analyseur
de spectre via un câble coaxial de type RG.
77
Figure III.8 : Caractérisation du générateur RF avec un analyseur de spectre.
Les courbes obtenues pour des niveaux de puissances de sortie allant de –40 dBm à –10 dBm
sont présentées à la Figure III.9. Le niveau mesuré est constant et très proche du niveau affiché
par le générateur RF sur toute la plage de fréquences, ce qui répond correctement à nos attentes.
Puissance (dBm)
-10,0
-15,0
-20,0
-25,0
-30,0
-35,0
-40,0
3. Modélisation
Figure III.9 : Courbes de caractérisation du générateur RF.
Après avoir réalisé la caractérisation du générateur par la mesure, nous allons nous intéresser
à la modélisation de cet instrument de mesure. La Figure III.10 présente les trois éléments qui
composent ce modèle : un générateur sinusoïdal idéal, et deux résistances. La résistance de 50Ω
symbolise l'impédance de sortie du générateur, tandis que la résistance de 10Ω correspond à une
résistance de pertes.
Freq : 100.00 MHz
Level : -10.0 dBm
Puissance affichée -10 dBm
Puissance affichée -15 dBm
Puissance affichée -20dBm
Puissance affichée -25 dBm
Puissance affichée -30 dBm
Puissance affichée -35 dBm
Générateur RF
Analyseur de spectre
Cable Coaxial
Entrée
50Ω
1 10 100 1000 10000
Fréquence (MHz)

Chapitre III Stéphane Baffreau
Figure III.10 : Modèle du générateur RF.
Maintenant que le modèle est présenté, nous nous devons de confronter les résultats de
simulation avec les mesures préliminaires effectuées. C'est ce qui est présenté à la Figure III.11.
Au regard de la bonne corrélation entre les courbes mesurées et simulées, nous pouvons conclure
que ce modèle très simple répond correctement à nos attentes sur l'ensemble de la plage de
fréquences.
Puissance (dBm)
-10,0
-15,0
-20,0
-25,0
-30,0
-35,0
Figure III.11 : Comparaison mesure/simulation pour le modèle du générateur RF.
B. L'amplificateur de puissance
Afin de compléter la modélisation de la chaîne d'injection, nous avons effectué un travail
similaire à celui réalisé pour la modélisation du générateur RF. Dans les paragraphes suivants,
nous présenterons rapidement l'amplificateur de puissance, les mesures préliminaires ainsi que le
modèle créé.
Générateur RF
50Ω 10Ω
Mesure / Simulation pour -10 dBm affiché
Mesure / Simulation pour -20 dBm affiché
Mesure / Simulation pour -30 dBm affiché
50Ω
Analyseur
de spectre
1 10 100 1000 10000
Fréquence (MHz)
78

Chapitre III Stéphane Baffreau
1. Présentation générale
79
L'amplificateur est un M2S [AMPLI97]. Il est constitué de trois amplificateurs classe A
permettant de couvrir la bande de fréquences allant de 1 MHz à 2 GHz (Table III.1). Le gain
minimum disponible est de 40 dB sur toute la plage de fréquences, et la puissance maximum
disponible en sortie est de 10 W. L'ensemble de ces caractéristiques est en accord avec nos
besoins, puisque la quasi totalité de la bande de fréquence du générateur RF est couverte, et la
puissance disponible est suffisante au regard de la méthode DPI mise en œuvre.
Amplificateur 1 1 MHz – 200 MHz
Amplificateur 2 200 MHz – 1 GHz
Amplificateur 3 800 MHz – 2 GHz
Table III.1 : Bandes de fréquences couvertes par chacun des amplificateurs de
puissance.
2. Mesures préliminaires
Le dispositif utilisé pour caractériser l'amplificateur de puissance est similaire à celui du
générateur. La seule modification concerne l'ajout de l'amplificateur dans la chaîne comme
l'illustre la Figure III.12.
Freq : 100.00 MHz
Level : -10.0 dBm
Figure III.12 : Schéma électrique utilisé pour caractériser l'amplificateur de puissance.
Les caractéristiques mesurées pour chacune des bandes de fréquences sont regroupées sur la
Figure III.13. Par ailleurs, la bande de fréquences comprise entre 800 MHz et 1 GHz, commune
aux amplificateurs 1 et 2, correspond à celle de l'amplificateur 2. Ce choix s'impose par le fait
que la méthode DPI s'arrêtant à 1 MHz, la mesure peut être effectuée en utilisant uniquement les
deux premiers amplificateurs de puissance. De plus, les puissances délivrées par l'amplificateur 2
et l'amplificateur 3 sur cette bande de fréquence sont comparables comme l'illustre la
Figure III.14.
Générateur RF
Cable Coaxial
(RG)
Amplificateur
de puissance
Analyseur
de spectre
Cable Coaxial
(RG)
Entrée
50Ω

Chapitre III Stéphane Baffreau
Puissance mesurée en sortie d'amplificateur (dBm)
15
10
5
0
-5
-10
-15
-20
Puissance affichée sur le générateur -10 dBm
Puissance affichée sur le générateur -20 dBm
Puissance affichée sur le générateur -30dBm
1 10 100 1000 10000
Fréquences (MHz)
Puissance (dBm)
-17,0
-17,5
-18,0
-18,5
-19,0
-19,5
-20,0
Zone de coupure
de l'amplificateur de puissance
Figure III.13 : Caractéristiques de l'amplificateur.
Amplificateur 2
Amplificateur 3
-20,5
800 820 840 860 880 900 920 940 960 980 1000
Fréquences (MHz)
Figure III.14 : Comparaison de la puissance délivrée par les amplificateurs 2 et 3 sur la
bande de fréquence 800 MHz 1 GHz.
80

Chapitre III Stéphane Baffreau
3. Modélisation
81
Le modèle d'amplificateur présenté à la Figure III.15 reprend les éléments du générateur et de
l'analyseur de spectre décrits dans le paragraphe précédent (paragraphe III.A.3). Les éléments
électriques ajoutés sont une résistance et une source de tension contrôlée en tension. La
résistance de 50Ω correspond à l'impédance d'entrée de l'amplificateur, tandis que la source de
tension contrôlée en tension, de gain 125, simule le comportement de l'amplificateur lui-même.
Générateur RF
50Ω 10Ω
Amplificateur
de puissance
Gain
125
50Ω V
50Ω Analyseur
de spectre
Figure III.15 : Modèle proposé pour l'amplificateur de puissance.
Ici encore, nous nous devons de comparer les résultats de simulation utilisant les modèles de
générateur et d'amplificateur aux mesures précédemment effectuées (Figure III.16). Les résultats
de simulation sont relativement satisfaisants puisqu'à l'aide d'un unique modèle, nous obtenons
une bonne corrélation (moins de 3 dBm de différence) entre la mesure et la simulation.
Puissance (dBm)
35
30
25
20
15
10
5
0
Mesure / Simulation pour 30 dBm affiché
Mesure / Simulation pour 20 dBm affiché
Mesure / Simulation pour 10 dBm affiché
1 1 0 100 1000 10000
Fréquence (MHz)
Figure III.16 : Comparaison mesures/simulations pour le modèle de la chaîne
d'injection.

Chapitre III Stéphane Baffreau
IV. LE LOGICIEL DE GESTION
Dans ce paragraphe nous abordons la gestion logicielle du banc de mesures afin de réaliser
l'automatisation des mesures de susceptibilité. Nous verrons dans un premier temps les
principales caractéristiques puis la procédure de test mise en place.
A. Caractéristiques
Le logiciel commandant l'ensemble des instruments de mesures, exception faite des
générateurs de signaux fonctionnels, a été développé au laboratoire dans le cadre de projets
étudiants que nous avons encadrés [PROJ01], [PROJ02], [PROJ03], sous le langage de
programmation LabWindows CVI [CVI98]. Le choix de développer un tel logiciel plutôt que
d'utiliser un logiciel du commerce est justifié par la volonté de contrôler l'ensemble de la
procédure de mesures et de pouvoir la modifier à volonté pour mieux l'adapter aux tests à
réaliser. Tout particulièrement, le test d'immunité d'un micro-contrôleur peut nécessiter
l'utilisation de plusieurs signaux extérieurs de commande agissant, par exemple, sur le reset. Le
principal inconvénient d'un tel choix est sans conteste le temps de développement nécessaire
pour le rendre opérationnel et fiable.
Le logiciel se présente sous la forme d'une interface graphique de commande présentée à la
Figure III.17. Cette interface est subdivisée en plusieurs sections qui permettent de définir les
paramètres de la mesure. On peut ainsi définir le type de perturbation, la bande de fréquence, le
domaine d'amplitude, et d'autres options sur lesquelles nous reviendrons dans les paragraphes
suivants.
Paramètres
de perturbation
Paramètres
fréquentiels
Options de mesures
Figure III.17 : Interface graphique de commande.
Paramètres
d'amplitudes
82

Chapitre III Stéphane Baffreau
B. La procédure de test
83
La mesure d'immunité a pour objectif de relever, pour un ensemble de fréquences, le niveau
d'agression maximal que le composant sous test est capable de supporter selon un critère défini.
La procédure de test est basée sur l'algorithme général proposé par la méthode de mesure DPI
illustré à la Figure III.18. Cet algorithme repose sur un double balayage : fréquentiel et en
amplitude. Ainsi pour chaque fréquence, l'amplitude de la perturbation est initialisée à son
niveau le plus faible, puis est augmentée jusqu'à ce que le critère de susceptibilité ou le niveau
maximum d'agression soient atteints.
Augmentation de Freq
Non
Début
Freq = Freq initiale
Puissance injectée = 0
Augmentation de la
puissance injectée
Délai d'attente
Composant
défaillant ?
Figure III.18 : Algorithme proposé par la méthode DPI.
A cet algorithme, il faut ajouter certaines fonctions spécifiques afin de résoudre des problèmes
inhérents à la mesure et au composant sous test. Ces fonctions sont réalisées par les options de
Fin
Oui
Sauvegarde du dernier
niveau opérationnel
Freq = Freq max ?
Oui
Non

Chapitre III Stéphane Baffreau
mesures précédemment citées, ou par des parties logicielles transparentes pour l'utilisateur. Nous
dénombrons quatre options de mesures et deux ajouts de codes non paramétrables par
l'utilisateur.
Comme nous l'avons vu au paragraphe II de ce chapitre, le point de défaillance est déterminé
à l'aide d'un gabarit de l'oscilloscope. Pour obtenir une mesure reproductible et de bonne qualité,
il est nécessaire de laisser la fonction test de l'oscilloscope suffisamment longtemps. En contre
partie, ce temps de réponse est le principal facteur qui influe sur le temps total de la mesure. En
conséquence, il est nécessaire de trouver un compromis afin d'obtenir une mesure fiable et
rapide. Ce paramètre est modifiable par l'utilisateur dans la rubrique "Delay drapeau" situé en
bas à droite de l'interface de commande. Pour la plupart des mesures que nous avons réalisées,
untempsderéponsede3à4secondes donnait de bons résultats.
Toujours dans l'optique d'optimiser le temps de mesure, nous avons ajouté un bouton
"Agression Level Initialised" permettant d'enchaîner une série de mesures sans réinitialiser
l'agression à son niveau le plus faible, c'est-à-dire qu'à la fin d'une mesure élémentaire, on passe
à la fréquence suivante en conservant une amplitude d'agression identique. Nous recherchons
ensuite le niveau limite de défaillance (Figure III.19). Cette option s'avère très intéressante dans le
cas d'agression de faible amplitude, comme dans le cas de composants analogiques.
Diminution de la
puissance injectée
Non
Composant
défaillant ?
Oui
Etat
précédant
défaillant?
Oui
Niveau =
Niveau min ?
Oui
Non
Non
Augmentation de la
puissance injectée
Non
Niveau =
Niveau max?
Oui
Sauvegarde du dernier
niveau opérationnel
Figure III.19 : Algorithme du bouton "Device reinitialisation".
84

Chapitre III Stéphane Baffreau
85
Les deux dernières options sont principalement dédiées au test de micro-contrôleurs. La
première "Check DUT Reset State" permet de regarder l'état d'une sortie afin d'obtenir des
renseignements supplémentaires sur l'état fonctionnel du micro-contrôleur. On peut par exemple
savoir si au moment de la mesure élémentaire, le micro-contrôleur a provoqué une
réinitialisation générale. La seconde, "Aggression State Send to DUT" permet de provoquer une
réinitialisation, en absence d'agression, de façon à s'assurer que le micro-contrôleur débute la
mesure dans un état de fonctionnement sain.
Les deux dernières parties de codes, bien que non paramétrables par l'utilisateur, sont
capitales pour l'obtention de mesures correctes. En effet, elles concernent l'évolution de
l'amplitude d'agression. Ainsi, quelque soit la valeur du pas déterminé par l'utilisateur, le passage
d'un niveau d'agression vers un niveau supérieur se fait par paliers successifs de faible valeur.
Cette précaution a pour objectif de limiter les surtensions, qui sont d'autant plus nuisibles à la
qualité de la mesure lors de l'utilisation de l'amplificateur. Enfin, la dernière partie de code
complète la précédente, en réinitialisant l'amplitude au niveau d'agression le plus faible lors d'un
changement d'amplificateur, c'est-à-dire pour les fréquences 200 MHz et 1 GHz.
V. CRITERE DE SUSCEPTIBILITE
Une mesure de susceptibilité prend toute sa signification à partir du moment où le critère de
susceptibilité utilisé est connu. En effet, cet élément clé permet de déterminer le moment à partir
duquel nous considèrerons que le composant n'est plus apte à exécuter la fonction que nous lui
avons confiée.
Bien qu'étant un élément déterminant dans la mesure d'immunité, le critère de susceptibilité
n'est abordé par aucune des propositions de normes que nous avons présentées au paragraphe II
du chapitre II. Il faut bien reconnaître que ce point crucial d'une mesure de susceptibilité est
difficile à définir pour plusieurs raisons [RAFE02], [WILL99]. Du fait de la diversité des
composants existants, imposer une unique définition du critère n'a guère de sens. Par contre, ne
pas donner de définition ou d'exemple de définition lors d'une proposition de norme limite
l'intérêt du document, puisqu'il ne donne aucune directive à son utilisateur. De ce fait, la
comparaison entre des composants réalisant la même fonction mais fabriqués par des fondeurs
différents est difficile voire impossible.
Pour tenter de répondre à cette problématique, nous nous proposons de considérer trois
approches différentes. Dans un premier temps, nous nous focaliserons sur un élément
fondamental et commun à tout composant : le réseau d'alimentation. Enfin, nous essayerons de
définir ce critère en fonction de la nature du composant : analogique ou numérique.

Chapitre III Stéphane Baffreau
Le réseau d'alimentation étant un dénominateur commun à tous composants, il s'avère
intéressant de pouvoir définir un critère de susceptibilité qui revêt ainsi un caractère "universel".
Cependant la définition d'un tel critère n'est pas sans difficulté puisqu'elle va dépendre de la
nature du circuit intégré.
En effet, une tolérance en tension peut être définie de la manière suivante : au-delà d'une
variation de 10% de la tension d'alimentation nominale on considère le composant défaillant. La
consommation de courant peut également servir de critère de susceptibilité : une augmentation
d'un facteur 5 du courant nominal consommé correspond à un dysfonctionnement du circuit
intégré. La mise en œuvre indépendante de ces deux critères peut être relativement aisée. Il suffit
de respecter les recommandations du fondeur relatives au découplage du composant, afin de se
placer dans des conditions nominales en vue d'une comparaison de composants. En effet, à la
conception les fondeurs intègrent dans le composant plus ou moins de capacités de découplage,
et en conséquence, le découplage externe préconisé variera également. Par ailleurs, l'un des
problèmes soulevé réside dans le fait qu'un tel critère ne renseigne pas forcément sur l'état de
fonctionnement du composant. Un composant analogique est beaucoup plus sensible aux
fluctuations de tension qu'un composant numérique.
Quant à un critère reposant sur la consommation de courant, là encore c'est loin d'être
évident, puisque selon leur activité, les composants programmables voient leur consommation de
courant évoluer. Par ailleurs, nous n'avons pas non plus de renseignements sur l'état de
fonctionnement du composant.
Le critère de susceptibilité devant essentiellement informer sur l'état de fonctionnement du
composant sous test, il semble plus sage de définir deux types de critères en fonction de la nature
du circuit intégré : un critère pour les composants analogiques et un autre pour les composants
numériques.
La définition d'un critère de susceptibilité pour les composants analogiques doit prendre en
compte la nature même de ces circuits. En effet, de faibles niveaux de perturbations peuvent être
à l'origine de valeurs erronées en sortie, sans que le composant ne soit complètement hors
service [FIORI00]. Cet aspect est très important, puisqu'à l'échelle d'un système il est fréquent que
des informations analogiques, provenant de capteurs par exemple, soient ensuite traitées par des
circuits numériques. Et de fil en aiguille, on assiste à une dérive du système vers un état instable,
ce qui peut avoir de graves conséquences. C'est pourquoi, le critère de susceptibilité pour les
composants analogiques doit être défini de façon suffisamment fine et au regard de la fonction
assurée par le circuit. Si l'on prend l'exemple d'un capteur de température, plusieurs paramètres
peuvent entrer dans la définition du critère. Parmi les principaux, nous pouvons citer la tension
de sortie du capteur qui reflète la valeur de la température. Cette tension est comprise entre une
86

Chapitre III Stéphane Baffreau
borne supérieure et une borne inférieure, par conséquent, toute valeur en dehors de cet intervalle
correspond à un dysfonctionnement. Par ailleurs, le temps de réponse est également un élément
intrinsèque au capteur, par conséquent, une variation trop rapide entre deux valeurs de sortie
successive identifie une défaillance du capteur. Dans le cas d'une boucle à verrouillage de phase,
le critère de susceptibilité peut être une tolérance temporelle.
87
Pour les composants numériques, la définition du critère de susceptibilité est un peu plus
simple. En effet, comparé aux composants analogiques, le dysfonctionnement d'un circuit
numérique est plus évident à percevoir. Soit la sortie est correcte, soit elle est erronée [MAUR99].
Partant de ce fait, le critère de susceptibilité peut être défini par un changement de bit. Dans la
réalité, c'est un petit peu plus complexe puisque le dysfonctionnement peut revêtir principalement
deux aspects : soit on constate ce changement de bit, soit on observe un décalage dans le temps,
soit enfin il peut se traduire par un affaiblissement du niveau logique haut. En conséquence, la
définition du critère de susceptibilité pour les composants numériques peut être résumée à
déterminer une tolérance temporelle accompagnée d'une tolérance en tension. Ces deux
tolérances doivent en contre-partie être en accord avec les caractéristiques de la technologie dans
laquelle a été fabriqué le composant.
VI. VALIDATION DU BANC : MESURE DE LA SUSCEPTIBILITE D'UNE INTERFACE
CAN
Dans les paragraphes suivants, nous nous pencherons sur la validation des mesures en
considérant un cas de composant simple : une interface CAN (Controller Area Network). Après
un rappel des caractéristiques du bus CAN et une présentation de l'interface haut-débit de
Motorola [HSCAN00], nous décrirons le circuit et la procédure de test. Enfin, nous terminerons
par une présentation des résultats.
A. Le bus CAN
Né en 1983 d'une coopération entre Bosch et l'université allemande de Wolfenbüttel, sur des
besoins du monde automobile, le bus CAN (Controller Area Network) s'est rapidement imposé
dans de nombreux domaines industriels [PARE96]. En 1993, la première version de la norme
CAN apparaît [CAN93]. Les principales innovations de l'époque résident dans le fait de pouvoir
faire communiquer un grand nombre de stations, en multi-maître, avec un débit pouvant
atteindre 1 Mbit/s et un niveau de sûreté de fonctionnement élevé. Enfin, la relative souplesse de
ce bus de terrain, que ce soit au niveau de la réalisation des réseaux ou de leur utilisation, font

Chapitre III Stéphane Baffreau
qu'actuellement, il n'est pas rare de voir des automobiles équipées de plusieurs réseaux de ce
type (de 2 à 4 réseaux selon les gammes de véhicules - Figure III.20).
1. Caractéristiques électriques
Figure III.20 : Le bus CAN dans l'automobile.
Les principales caractéristiques du protocole CAN sont présentées dans le cadre de l'annexe 1.
Ici, nous allons nous intéresser à la réalisation physique et électrique du bus. Actuellement, la
réalisation d'un réseau CAN est relativement aisée du fait que de nombreux circuits électroniques
intègrent un module de gestion du protocole (capteurs, micro-contrôleurs, etc.). De plus, le
protocole ne définissant pas physiquement la nature du bus, sa réalisation peut varier au gré du
concepteur : transmission radio fréquence, infra-rouge, fibre optique, mono filaire, paire
torsadée, etc. Si l'on considère le rapport fiabilité sur coût, la paire torsadée s'avère relativement
avantageuse, c'est pourquoi cette solution est très souvent retenue par les constructeurs
automobiles.
En contre partie, l'interfaçage entre les stations et le bus lui-même est effectué par des
composants externes. Considérons toujours le monde de l'automobile, il existe principalement
deux types de réseaux. Un bas débit qui peut fournir un flux de données maximal de 125 kbit/s
avec un différentiel de tension important (>7 V) au niveau du bus. Ce type de réseau est
essentiellement utilisé pour les informations relatives au confort des passagers. Un réseau haut
débit qui peut atteindre 1 Mbit/s avec une différence de tension moindre (environs 2V). Ce
dernier est généralement mis en œuvre pour les organes de sécurité et de gestion moteur.
La Figure III.21 présente un schéma électrique de principe des interfaces bas débit (partie de
gauche) et haut débit (partie de droite). Sur ce schéma, sont représentés le circuit intégré, le bus
physique, ici une paire torsadée (CAN H et CAN L) ainsi qu'une impédance de 120 Ω réalisant
l'adaptation de ligne.
Câblage habitacle
Câblage moteur
Câblage avant
Câblage plafonnier
ABS
Batterie
UCE
Airbag
UDM + contrôle moteur
UCH : centrale habitacle
88

Chapitre III Stéphane Baffreau
89
Tx
Rx
Figure III.21 : Les deux types d'interfaces CAN mettant en œuvre une paire torsadée
(gauche : bas débit – droite : haut débit).
Pour sa part, la Figure III.22 illustre les signaux électriques circulant sur les différents bus (bas
débit à gauche, et haut débit à droite) lors d'une communication.
5,0
3,6
2,5
1,4
0
5V
Interface Bas Débit
Tensions (V)
2,2V
CAN H
Dominant Récessif
CAN L
Interface Bas Débit
Figure III.22 : Signaux électriques présents sur le bus CAN lors d'une communication
(gauche : bas débit – droite : haut débit).
2. L'interface high speed de Motorola PC 33989
Dans ce paragraphe, nous allons présenter brièvement les principales caractéristiques de
l'interface CAN PC 33989 [HSCAN00] de Motorola qui nous a servi pour la mise au point du
banc de test de susceptibilité.
CAN H
120
CAN L
2,0V
Temps (s)
Ce composant a été conçu pour répondre à des besoins du monde de l'automobile. C'est
pourquoi, il intègre dans un même boîtier, de type SO-28, une interface CAN haut débit, deux
régulateurs de tensions, quatre entrées haute tension, une sortie fort courant (150 mA)
Tx
Rx
3,5
2,5
1,5
Alim.
2,5V
50k
50k
5V
Interface Haut Débit
Tensions (V)
CAN H
Dominant
CAN L
Récessif
CAN H
120
CAN L
Temps (s)
Interface Haut Débit
2,0V

Chapitre III Stéphane Baffreau
permettant ainsi de commander un relais externe, et une interface de communication de type SPI
(Serial Peripheral Interface). Un diagramme de bloc simplifié regroupant l'ensemble des fonctions
du composant est présenté à la Figure III.23.
Dans le but de valider la procédure de test de susceptibilité des composants, nous avons utilisé
uniquement l'interface CAN et son régulateur de tension associé. Par ailleurs, l'interface CAN
n'ayant qu'un rôle d'adaptation de tension aux tensions présentes sur le réseau, nous pouvons
tester ce composant isolément. C'est ce que nous allons voir dans les paragraphes suivants.
Vbat
Rterm
Vsup
HS1
L0
L1
L2
L3
CAN H
CAN L
Figure III.23 : Diagramme de bloc simplifié du composant d'interface.
B. Description du circuit de test
Afin de se placer dans des conditions de test proches de la réalité de l'application, nous avons
développé une carte de test pouvant recevoir non seulement le composant d'interface mais
également un micro-contrôleur et son régulateur de tension associé. Cette carte nommée
"BABAR" fait l'objet du paragraphe III.C.2 du chapitre IV. Ici, nous verrons uniquement la partie
concernant l'interface CAN.
Afin d'isoler au mieux le composant d'interface du reste de la carte, nous avons pourvu la
carte de deux réseaux d'alimentation séparés : le premier, dont l'énergie est gérée par un
régulateur de tension supplémentaire, sert au micro-contrôleur tandis que le second alimente le
composant d'interface lui-même (Figure III.24). La source d'énergie "primaire" peut être soit une
alimentation stabilisée soit une pile de 9V.
V2CTRL
Moniteur de Vsup
Double régulateur de tension
Moniteur de Vdd1
Contrôle HS1
Entrées à réveil
programmable
Interface CAN
Haut débit 1Mbit/s
5V/120mA
Contrôle modes
Oscillateur
Interruption
Chien de garde
Reset
Interface SPI
Vdd1
Alim.
CAN
V2
INTB
R1
R2
Reset
MOSI
SCLK
MISO
CSB
Vdd1
5V/120mA
WDOGB
TX
RX
Gnd
90

Chapitre III Stéphane Baffreau
91
Venons-en maintenant à l'instrumentation de la carte en vue d'effectuer la mesure. Pour
commencer il est nécessaire de déterminer les blocs critiques du composant à tester. Dans le cas
de l'interface CAN, deux éléments vont attirer notre attention : l'alimentation du composant, du
fait que ce soit un dénominateur commun à tous les composants électroniques. Et, de part ses
dimensions physiques, le bus CAN lui-même, qui peut être perçu comme une antenne
susceptible de capter un champ électromagnétique. Par ailleurs, le bus véhiculant des
informations nécessaires au bon fonctionnement du système est un point suffisamment critique
pour faire l'objet de notre étude.
Pile
9V
Réseau
CAN
Réseau
général
V dd1
Figure III.24 : Les réseaux d'alimentation séparés de la carte BABAR.
Le principe de la mesure est relativement simple. Nous établissons une communication entre
deux pseudo-systèmes mettant en œuvre deux interfaces CAN et une paire torsadée. Nous
parlons ici de pseudo-systèmes, puisque les composants d'interface présents sur les deux cartes
ne sont reliées à aucun circuit actif. Cette précaution a été prise pour plusieurs raisons.
Tout d'abord, en limitant le nombre de composants subissant l'agression, nous minimisons les
risques de dysfonctionnements dus à des composants autres que ceux que nous voulons tester.
Donc la prise en compte de points de mesure erronés est réduite et l'évaluation du comportement
intrinsèque du composant est de meilleure qualité.
V in
Régulateur
de tension
Interface CAN
Par ailleurs, l'interface CAN n'ayant qu'un rôle d'adaptation de niveau de tension, nous la
faisons travailler dans des conditions similaires à celles qu'elle rencontrerait au sein d'un système.
Donc nous ne modifions ni ne dégradons la fonction initiale du composant sous test.
Enfin, nous nous libérons des contraintes imposées par le protocole CAN et tous les
problèmes inhérents à l'établissement d'une communication continuelle.
V out
Gnd
V dd1
Gnd
Gnd
Gnd
Gnd
V Sup
Gnd
Gnd
Gnd
Gnd
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
ı112
111
110
109
108
107
106
105
104
103
102
101
100
99
98
97
96
95
94
93
92
91
90
89
88
87
86
Micro
contrôleur
29
30
31
32
33
34
35
36
37
38
39
40
41
42
43
44
45
46
47
48
49
50
51
52
53
54
55
56
85
ı84
83
82
81
80
79
78
77
76
75
74
73
72
71
70
69
68
67
66
65
64
63
62
61
60
59
58
57

Chapitre III Stéphane Baffreau
La Figure III.25 décrit l'ensemble du dispositif de test. Il se compose de deux cartes distinctes
reliées par une paire torsadée constituant le bus physique.
La première carte met en œuvre une interface CAN dont l'entrée Tx, habituellement
connectée à un micro-contrôleur, est attaquée par un générateur de signaux carrés. Cet ensemble
permet ainsi de générer la trame circulant sur le bus physique.
La seconde carte également réalisée autour d'une interface CAN intègre en plus tous les
éléments électroniques nécessaires à la mesure de susceptibilité. Nous pouvons ainsi injecter la
perturbation au niveau du réseau d'alimentation via la capacité de couplage C Alim, ouauniveau
du bus via C Bus. Dans les deux cas, la capacité de couplage est située au plus proche du
composant. Par ailleurs, les pistes du circuit imprimé devant acheminer la perturbation sont
adaptées 50Ω. Toutes ces précautions sont prises afin de dégrader le moins possible le signal
perturbateur.
Oscilloscope
Agression
sur le réseau
d'alimentation
C Alim
V dd1
Rx
V dd1
Gnd Gnd
Gnd Gnd
Gnd Gnd
Gnd Gnd
CANL
CANH
V Sup
Interface CAN
Carte BABAR
Agression
sur le bus
Figure III.25 : Les différentes mesures réalisées sur la carte BABAR.
Dans le cas d'une injection sur le bus physique, une contrainte supplémentaire apparaît, nous
devons réussir à injecter la perturbation sur CAN H et CAN L avec le moins de disparité possible.
En effet, si l'on considère un cas réel, l'onde électromagnétique va se coupler à la paire de fils de
façon comparable, c'est-à-dire que les potentiels et courants de CAN H et CAN L varieront de
manière pratiquement identique. La solution que nous avons retenue pour avoir un couplage
relativement symétrique consiste à diviser en deux la résistance d'adaptation de ligne. C'est
pourquoi deux résistances de 62Ω sont placées en série entre CAN H et CAN L.
Carte de
génération
de trames
CANL
CANH
Gnd
Interface
CAN
Enfin, la sortie Rx de l'interface CAN, habituellement connectée à un micro-contrôleur, est
pour nos besoins reliée à l'oscilloscope chargé de détecter les dysfonctionnements du composant.
62Ω
62Ω
C Bus
Tx
92

Chapitre III Stéphane Baffreau
C. Description de la procédure de test
93
Maintenant que nous avons décrit l’équipement des cartes, nous allons pouvoir nous pencher
sur la description de la procédure. Selon les mesures que nous réalisons, sur le réseau
d’alimentation ou sur le bus (paire torsadée ou mono-filaire), la procédure variera très
légèrement.
Quatre étapes distinctes sont effectuées dans l’ordre suivant :
On commence par mettre en place une capacité de couplage neuve. En effet, cet élément
étant capital dans la réalisation de la mesure, il est nécessaire d’y porter une attention toute
particulière. Notre choix s’est porté sur une capacité CMS dont le diélectrique est du COG.
Par ailleurs, son remplacement en début de mesure assure une bonne reproductibilité. En
effet, le diélectrique vieilli plus rapidement sous l’effet de la puissance du signal injecté. Nous
nous préservons ainsi d’un comportement très divergeant d’une mesure à l’autre, bien que
les caractéristiques électriques de la capacité de couplage en fin de mesures soient
sensiblement différentes de celles du début.
La seconde étape consiste à alimenter la carte avec une pile. Le principal avantage de
l'utilisation d'une pile plutôt qu’une alimentation stabilisée réside dans le fait qu'elle minimise
la génération de bruits parasites additionnels. Nous éliminons ainsi une source de
perturbation supplémentaire et augmentons la qualité de la mesure. En contre partie, la pile
s'avère être un paramètre limitant lorsque la durée de la mesure excède quelques heures.
Dans ce cas de figure, nous sommes dans l’obligation de faire appel à une alimentation
stabilisée.
L’étape suivante consiste à mettre le composant dans des conditions de fonctionnement
nominal en absence de signal perturbateur. L’objectif est de définir, à l’aide de l’oscilloscope
numérique, un gabarit sur le signal de contrôle. Dans le cas de la mesure d’immunité de
l’interface CAN, ce signal est la sortie Rx de l'interface comme nous l’avons vu
précédemment. Ce gabarit sert donc à définir les tolérances au niveau de l’échelle des temps
et tensions. Dans l'ensemble des mesures effectuées, nous avons considéré qu'une
commutation s'écartant de plus ou moins 10% de la valeur en absence de perturbation
correspondait à une défaillance du composant. Pour ce qui est des niveaux de tensions, un
écart de 10% par rapport à la valeur nominale est également considérée comme une
défaillance du circuit intégré : si l'on considère le composant testé, le niveau logique haut
étant défini à 5V, cela signifie qu'un niveau logique haut en-dessous de 4,5V ou au-dessus de
5,5V correspond à une défaillance du circuit sous test.

Chapitre III Stéphane Baffreau
La dernière étape correspond à effectuer la mesure elle-même, en appliquant le signal
perturbateur sur la carte de test à l’endroit désiré, soit sur le réseau d’alimentation soit sur le
bus physique. Dans le cas du test de l’interface CAN, ce signal est une sinusoïde dont la
fréquence et l’amplitude varient au cours de la mesure selon les paramètres définis par
l’utilisateur.
D. Les résultats obtenus afin de valider le logiciel de gestion du banc
L’objectif étant de valider le banc et la procédure de test, nous avons effectué plusieurs
campagnes de mesure. La première correspond à la définition de la valeur de la capacité de
couplage. Pour cela, nous avons appliqué l’agression sur la paire torsadée du bus CAN pour des
capacités de couplage comprises entre 1 pF et 10 nF.
Les résultats des mesures pour les valeurs 1 pF, 10 pF et 1 nF sont présentés à la Figure III.26.
Comme on peut le voir sur la courbe correspondant à la capacité de 1 pF, nous avons toujours
atteint le niveau maximum de l’agression, ce qui signifie qu’aucune défaillance n’est perçue au
niveau de l’interface CAN. La principale raison à cela vient du fait que le couplage est faible,
même à haute fréquences. Par conséquence, cette valeur n’est pas une bonne candidate pour les
mesures suivantes.
Lorsque l’on compare les résultats pour les valeurs 10 pF et 1 nF, on s’aperçoit que la majeure
partie des défaillances est au-delà de 50 MHz, et celles-ci sont peu nombreuses. Par ailleurs, à
l’exception de quelques points pour des fréquences supérieures à 800 MHz, la capacité de 1 nF
couvre l’ensemble des points mesurés pour une valeur de 10 pF.
Par conséquent, des trois valeurs présentées sur ce graphe, nous retenons la valeur de 1 nF
qui couvre relativement bien l’ensemble de la gamme de fréquences.
94

Chapitre III Stéphane Baffreau
95
Puissance (dBm)
14
12
10
8
6
4
2
0
Figure III.26 : Effets de la capacité de couplage sur la mesure.
La Figure III.27 présente les résultats obtenus pour des capacités de couplage de 1 pF, 100 pF
et 1 nF. Pour les trois mesures, nous obtenons des courbes relativement proches les unes des
autres. Cependant, la capacité de 100 pF présentent quelques lacunes aux fréquences inférieures
à la dizaine de mégahertz. De ce fait, elle est donc écartée de notre choix. Enfin, les deux
dernières valeurs sont sensiblement similaires donc c’est arbitrairement que nous choisirons la
capacité de 1 nF qui possède "naturellement" une meilleure aptitude pour les signaux hautes
fréquences.
1 10 100 1000
Fréquences (MHz)
Puissance (dBm)
14
12
10
8
6
4
2
0
Capacité de 1 nF
Capacité de 10 pF
Capacité de 10 nF Capacité de 100 pF
Capacité de 1 nF
Capacité de 1 pF
1 10 100 1000
Fréquences (MHz)
Figure III.27 : Effets de la capacité de couplage sur la mesure.

Chapitre III Stéphane Baffreau
Afin de caractériser le dispositif d'injection RF, nous avons mesuré sa fonction de transfert à
l'aide d'un analyseur de réseau. Pour cela, nous nous sommes mis dans des conditions similaires
à celles de la mesure de susceptibilité, exception faite de l'absence de composant à tester. Nous
avons mesuré les différents paramètres de réflexion (S11 et S22) et de transmission (S12 et S21).
Vue la configuration de la mesure, la fonction de transfert du dispositif de couplage correspond à
l'élévation au carré du module du paramètre S12 : le port 1 de l'analyseur de réseau a une
fonction comparable au générateur RF tandis que le port 2 permet de mesurer la puissance qui
sera transmise au composant sous test. La partie de gauche de la Figure III.28 présente le
dispositif de test mis en œuvre. Lors d'une mesure de susceptibilité, l'injection de la perturbation
s'effectuant de façon différentielle, nous avons effectué deux mesures de fonction de transfert. La
première correspond à une mesure effectuée entre l'entrée du câble d'injection et la piste CAN L,
tandis que la seconde est réalisée entre l'entrée du câble d'injection et la piste CAN H.
Les résultats obtenus pour ces deux configurations étant très semblables, la partie de droite de
la Figure III.28 présente uniquement les résultats pour CAN L. Sur l'ensemble de la bande de
fréquence de mesure, à savoir 40 MHz – 1 GHz, la fonction de transfert est sensiblement
constante. Quant au couplage il est relativement faible puisqu'il ne dépasse guère les 15%. Ceci
est essentiellement du à la charge d'adaptation de deux fois 62 Ω que l'on vient attaquer en son
centre.
Analyseur de réseau
Piste
CAN H
Piste
CAN L
Câbles
de l'analyseur
de réseau
Carte BABAR
62Ω
62Ω
C Bus
1nF
Câble
d'injection
Carte de
génération
de trames
CANL
CANH
Gnd
Interface
CAN
Figure III.28 : Matériel mis en œuvre (gauche) et fonction de transfert (droite) du
dispositif d'injection de perturbation RF sur la paire différentielle.
Afin de valider notre choix sur le même composant mais avec une impédance différente, nous
avons effectué des mesures similaires sur le réseau d'alimentation. La Figure III.29 présente
uniquement la comparaison pour les valeurs 1 nF et 10 nF. Pour les autres valeurs, des
conclusions similaires à celles que nous avions pour l'injection sur le bus peuvent être tirées.
Là encore, que ce soit pour la capacité de 1 nF ou celle de 10 nF, nous obtenons des résultats
dont le contenu est très proche. Ceci conforte donc notre choix.
Tx
Fonction de transfert
1
0,1
0,01
10 100 1000
Fréquences (MHz)
96

Chapitre III Stéphane Baffreau
97
Puissance (dBm)
20
15
10
5
0
-5
1 10 100 1000
Fréquences (MHz)
Figure III.29 : Susceptibilité de l'interface CAN – Perturbation injectée sur le réseau
d'alimentation.
Enfin, une dernière mesure a été réalisée pour évaluer l'intérêt d'utiliser une paire torsadée
pour constituer le bus CAN plutôt qu'un simple fil. Pour cela, nous avons déplacé l'impédance
d'adaptation de ligne de la carte réceptrice sur la carte émettrice. A cela, nous avons injecté la
perturbation uniquement sur CAN H puis sur CAN L. Les résultats obtenus à la Figure III.30
montrent sur l'ensemble de la plage de fréquences, un gain d'immunité d'au moins 5 dBm. De
plus, la répartition des défaillances est bien plus disparate puisque nous ne décelons que quatre
zones pour la paire torsadée, tandis que la liaison mono-filaire est pratiquement perturbée sur
toute la bande de fréquences. Ces mesures confirment donc tous les bienfaits de l'utilisation d'une
paire différentielle plutôt qu'une liaison mono-filaire.
Puissance (dBm)
14
12
10
8
6
4
2
0
Paire
différentielle
Capacitéde10nF
CAN L
Capacité de 1 nF
CAN H
1 10 100 1000
Fréquences (MHz)
Figure III.30 : Comparaison d'un bus mono-filaire et d'une paire torsadée.

Chapitre III Stéphane Baffreau
VII. CONCLUSION
Dans ce chapitre, nous avons décrit l'ensemble des éléments constituant le banc de
susceptibilité, aussi bien au niveau des appareils de mesure qu'au niveau de leur gestion
logicielle. Nous avons aussi modélisé les deux principaux éléments de la chaîne d'injection de
perturbation que sont le générateur et l'amplificateur RF. Ces deux modèles, très simples
pourront être exploités lors de futures simulations.
Ce chapitre nous a également permis de mettre en exergue les difficultés pour définir le critère
de susceptibilité et mener à bien des mesures reproductibles et de qualité satisfaisante.
Nous avons également présenté le composant d'interface qui nous a permis de valider les
mesures. Par son intermédiaire, nous avons pu aborder le protocole de communication CAN qui
lui est associé.
98

Chapitre III Stéphane Baffreau
VIII. REFERENCES
[AMPLI97] M2S, "Amplificateur Modèle AC 0123-100", 1997.
[CAN93] ISO 11898, "Road vehicles – Interchange of digital information -
99
Controller Area Network (CAN) for high speed communication",
novembre 1993.
[CVI98] National instruments, "LabWindows/CVI standard librairies reference
manual", 1998.
[DPI00] IEC 62132 Part 4, "Direct RF power injection to measurement
method", www.iec.ch, 2000.
[FIORI00] F. Fiori, "ICs susceptibility : a critical assessment of the test
procedures", EMC'2000 Brugges, International symposium on
electromagnetic compatibility (Belgium), pp.286-289, 2000.
[GPIB87] IEEE standard 488.1, "Standard Digital Interface for Programmable
Instrumentation", 1987.
[MAUR99] O. Maurice, J. Pigneret, "Susceptibilité des composants
numériques", CEM COMPO 99, pp.40-45, janvier 1999.
[PARE96] D. PARET, "Le bus CAN – Description – De la théorie à la pratique",
Edition DUNOD, ISBN 2100047647, 1996.
[HSCAN00] Motorola, "System basis chip with high speed CAN transceiver",
Rev 4.1, december 2000.
[PROJ01] K. Shan Kivong, N. Trote, "Banc d'agression pour la mesure de la
susceptibilité d'un composant complexe", Rapport de projet
multidisciplinaire 2000/2001 Génie Physique, INSA Toulouse, 2001.
[PROJ02] J.P. Oddou, J. Salvan, "Automatisation et mesures de CEM sur
composants", Rapport de projet multidisciplinaire 2001/2002 Génie
Physique, INSA Toulouse, 2002.
[PROJ03] F. Lacour, J.C. Le Breton, "Logiciels défensifs pour améliorer la
résistances aux agressions électromagnétiques", Rapport de projet
multidisciplinaire 2002/2003 Génie Physique, INSA Toulouse, 2003.
[RAFE02] T. Rafesthain, "Les évolutions récentes de la réglementation et de la
normalisation en CEM", 11 e Colloque international de compatibilité
électromagnétique, Grenoble, mars 2002.
[SMLB300] Rhodes&Schwarz, "Signal generator", 2000.

Chapitre III Stéphane Baffreau
[WILL99] T. Williams, "EMC for product designer", 2 nd Edition, Publitronic /
Elektor, ISBN: 2-86661-106-3, Chapter 6, pp.147-153, march
1999.
100

Chapitre IV
Modélisation de la susceptibilité des composants
101

Chapitre IV Stéphane Baffreau
I. INTRODUCTION
Dans ce chapitre, nous allons nous intéresser à la modélisation des circuits intégrés. Nous
commencerons par une description des modèles d'émissions, essentiellement le modèle ICEM
(Integrated Circuit Emission Model). Puis nous nous focaliserons sur la démarche mise en œuvre
pour définir les prémisses d'un modèle de susceptibilité des composants baptisé ICIM (Integrated
Circuit Immunity Model).
Cette modélisation est essentielle pour disposer d'une évaluation de la susceptibilité d'un
circuit intégré. Cette connaissance permet au fondeur de détecter les valeurs inacceptables et
donc de corriger la conception du circuit avant sa fabrication. Pour les concepteurs de systèmes
critiques, l'évaluation de la susceptibilité permet en fonction des exigences de sécurité de
l'application développée, d'ajouter les moyens de protection logiciels ou matériels adaptés.
II. RAPPELS SUR LE MODELE D'EMISSION ICEM
Les recherches sur la modélisation de l'émission parasite des composants sont en avance de
phase comparées à celles portant sur la susceptibilité des circuits intégrés. Cette avance
significative est illustrée entre autres par la normalisation de modèles tels qu'IBIS [IBIS02] ou
ICEM [ICEM00]. Dans les paragraphes qui vont suivre, nous allons décrire les principaux
paramètres des modèles d'émission. Parmi les différents éléments, nous nous attacherons plus
particulièrement à ceux que nous réutiliserons dans la définition du modèle de susceptibilité.
A. Les paramètres du modèle de boîtier
Partie indissociable du circuit intégré, le boîtier peut être subdivisé en deux sous-éléments. Un
premier, appelé lead, dont le rôle est d'être connecté d'une part au circuit imprimé, et d'autre part
au second élément du boîtier : le bonding (Figure IV.1 partie de gauche). Le bonding est un fil,
généralement d'or ou d'aluminium, qui relie les pads du circuit intégré aux leads du boîtier
(Figure IV.1 partie de droite). L'association de ces sous-éléments peut être modélisée sous forme
d'un modèle de type RLC valide jusqu'à 1 GHz environ. De part leur géométrie, la contribution
des leads est essentiellement capacitive, tandis que celle des bondings est principalement
inductive.
102

Chapitre IV Stéphane Baffreau
103
Figure IV.1 : Principaux éléments qui constituent le boîtier.
Afin de définir la valeur de la capacité des leads, il est possible d'utiliser les formules
analytiques (équation IV.1) telles que celles proposées par N. Delorme [DELOR96]. Pour cela il
faut considérer le schéma de la Figure IV.2, où un conducteur rectangulaire, le lead, est situé au-
dessus d'un plan de masse, celui du circuit imprimé.
w : largeur du métal (µm)
e : épaisseur du métal (µm)
h : hauteur par rapport au substrat (µm)
d : distance séparant deux broches (µm)
Figure IV.2 : Capacité entre un conducteur (le lead) etlesubstrat.
( ) ( ) ( ) 38 . 1
32 . 0
08 . 1
−
+ w ⎫
. d
⎬ + 0.
43
0 r
d h h h
e
C = ε ε
⎧
⎨1.
82
⎩
⎭
(équation IV.1)
Où ε0 et εr sont respectivement la permittivité du vide (ε0 = 8,85 .10 -12 F/m) et la permittivité
relative de l'isolant (pour SiO 2 ε r = 3,9). De plus, ces formulations analytiques sont valables pour
des rapports w/h et e/h supérieurs à 0,02 et inférieurs à 5,12.
De manière similaire, l'évaluation de l'inductance du fil de bonding peut être calculée par
l'équation IV.2 et en se référant aux caractéristiques physiques décrites à la Figure IV.3 et en
considérant que le substrat est connecté à la référence de masse.
d : diamètre du fil (m)
Lead d'un boîtier TQFP
(Thin Quad Flat Package). Bonding reliant le composant à son boîtier.
h : hauteur par rapport au plan de masse (m)
Puce
Circuit imprimé
Lead
Figure IV.3 : Calcul de l'inductance d'un bonding.
h
e
Bonding
d
h
Substrat
w
h
d
e
Circuit imprimé

Chapitre IV Stéphane Baffreau
1 ⎛ 4h
⎞
L = µ 0µ
r ⋅ ⋅ ln⎜
⎟
2π
⎝ d ⎠
(équation IV.2)
Où µ 0 et µ r sont respectivement la perméabilité du vide (µ 0 = 1,257 .10 -6 H/m) et la
perméabilité relative de l'air (µ r = 1). Il est important de noter que cette dernière valeur est
valable pour l'ensemble des matériaux non magnétiques.
Les valeurs typiques de capacité et d'inductance des boîtiers les plus communément utilisés
pour encapsuler les circuits intégrés sont présentées dans la Table IV.1.
Boîtier Description Capacité
d'un lead
Dual in line
(DIL)
Shrink dual in line
(SDIL)
Small outline package
(SOP)
Quad flat package
(QFP)
Bold gate array
(BGA)
Fine pitch ball gate array
(FBGA)
Mold chip scale package
(MCSP)
Inductance
d'un lead
1–10pF 2–15nH
1–10pF 1–10nH
1–7pF 1–7nH
2–5pF 3–7nH
1 – 10 pF 0.5 – 10 nH
1 – 20 pF 0.5 – 10 nH
1–15pF 0.5–5nH
Table IV.1 : Capacité et inductance de boîtiers usuels.
Le dernier élément qui permet de compléter le modèle du boîtier est la résistance. Elle peut
être calculée de façon analytique sous la forme de résistance par carré (équation IV.3). La
résistance par carré correspond à la résistance par unité de longueur d'une portion de conducteur
dont la longueur est égale à la largeur (Figure IV.4).
104

Chapitre IV Stéphane Baffreau
e : épaisseur du métal (µm)
w : longueur d'un carré élémentaire (µm)
l : longueur totale du conducteur (µm)
S : section du conducteur (µm²)
ρ : résistivité du métal (Ω.µm)
105
Figure IV.4 : Définition de la résistance par carré.
R
W e e
W
S l
ρ
= ρ ⋅ = ρ ⋅ =
(équation IV.3)
⋅
Quelque soit le type de boîtier considéré, la valeur de la résistance est généralement
comprise entre 50 mΩ et 500 mΩ. A cause de l'effet de peau, la résistance tend à augmenter
avec la fréquence, selon un modèle de type R = R0
+ k f (équation IV.4). Des informations plus
détaillées sur l'effet de peau sont présentées à l'annexe 3.
B. Les paramètres du modèle de circuit intégré
Maintenant que nous avons vu l'ensemble des paramètres boîtier, nous allons aborder les
paramètres caractérisant le composant, en détaillant ceux qui pourront être réemployés pour le
modèle de susceptibilité.
L'émission parasite des composants étant liée à leur activité interne et transmise
principalement via le réseau d'alimentation, c'est donc la modélisation de cette activité et du
réseau d'alimentation qui va être l'objet de nos préoccupations. Pour la suite de la description du
modèle d'émission parasite des composants, nous nous réfèrerons au modèle ICEM [ICEM00],
initialement issu d'un projet de l'Institut Européen de Recherche sur les Systèmes Electroniques
pour les Transports (LESIA, Motorola Toulouse, Siemens VDO, Airbus et Alcatel).
1. Modélisation de l'activité interne
Paramètre essentiel de la modélisation de l'émission parasite [CALV03], l'activité interne du
composant a un impact moindre en ce qui concerne la modélisation de la susceptibilité des
circuits intégrés. De ce fait, nous nous contenterons de préciser que le modèle ICEM modélise
cette activité par l'intermédiaire d'un générateur de courant, noté I b, dont un exemple de mesure
temporelle est fournie à la Figure IV.5. Dans le cadre du modèle d'émission, ce générateur de
courant peut être déterminé par la mesure ou par une estimation en vue de la réalisation d'un
modèle prédictif. Quelque soit le moyen d'évaluation, le générateur de courant est décrit dans un
fichier qui sera exploité lors de la simulation analogique.
e
w
w
l
1carré

Chapitre IV Stéphane Baffreau
Figure IV.5 : Mesure de l'activité du cœur d'un micro-contrôleur.
2. Modélisation du réseau d'alimentation
Les éléments que nous allons maintenant décrire sont directement liés à la physique du
composant et constituent le réseau d'alimentation de la puce, ce sont les chemins d'alimentation
et l'ensemble des capacités intégrées au composant. Parmi ces capacités, certaines sont
inhérentes à la réalisation des circuits micro-électroniques, et on les considère bien souvent
comme des éléments parasites. D'autres sont volontairement implantées par les fondeurs en vue
d'améliorer les qualités CEM du circuit intégré.
a. La capacité de découplage interne
La capacité de découplage entre V DD et V SS joue un rôle important dans l'émission parasite des
composants électroniques. Elle peut provenir de différentes contributions :
capacité de jonctions polarisées en inverse.
capacité intermétallique de routage.
capacité d'oxyde.
capacité additive volontairement ajoutée par le fondeur.
L'utilisation de la technologie CMOS fait que l'on va implémenter des transistors NMOS et
PMOS sur un même substrat. Par conséquent, afin de rendre opérationnels les transistors PMOS,
des puits "N Well" vontêtrecréésetreliésàV DD, tandis que le substrat, généralement de type P,
sera connecté à V SS (Figure IV.6). On obtient ainsi, une jonction PN polarisée en inverse et par
conséquent capacitive.
Amplitude (mA)
1200
1000
800
600
400
200
0
0 20 40 60 80 100 120 140
Temps (ns)
106

Chapitre IV Stéphane Baffreau
107
Figure IV.6 : Capacité due aux jonctions polarisées en inverse.
La valeur de cette capacité peut être déterminée à l'aide des formules analytiques proposées
par [SZE81]. Ce qui revient à calculer une capacité plane qui est fonction de la zone de déplétion
et donc des dopages et profils de dopages des différentes zones. On définit généralement deux
types de capacité : la capacité surfacique C J et la capacité sphérique C JSW qui est négligeable dans
le cas où les zones N forment de grandes surfaces avec peu de surface latérale.
Lors de la conception du réseau d'alimentation d'un circuit intégré, la juxtaposition des pistes
V DD et V SS crée des capacités intermétalliques (Figure IV.7). Ces capacités peuvent être verticales
lorsque les pistes sont situées sur deux niveaux de métaux différents ou horizontales lorsqu'elles
appartiennent à un même niveau. La valeur de ces capacités dépend essentiellement des
dimensions et distances qui séparent les surfaces de pistes en regard. Elles peuvent être évaluées
par des formules analytiques comme celles proposées par Delorme [DELOR96].
V SS
P +
V SS
P
V DD
N
CJSW + N- N +
Figure IV.7 : Capacité intermétallique créée entre les pistes V DD et V SS.
La capacité d'oxyde provient de l'existence d'une fine couche d'oxyde qui permet d'isoler la
grille en polysilicium du semi-conducteur lui-même (Figure IV.8). L'évaluation de cette capacité
peut être effectuée pour un transistor élémentaire en prenant en compte les paramètres
technologiques tels que l'épaisseur d'oxyde de grille et l'étendue des zones de diffusions. Ramener
à l'échelle de la puce, cette évaluation peut être réalisée de manière statistique au regard de la
technologie de fabrication. Par exemple en technologie 0.25 µm on considère que la valeur pour
une porte élémentaire est proche de 5 fF. Par conséquent, en considérant la surface du silicium et
C J
V DD

Chapitre IV Stéphane Baffreau
une densité moyenne de portes, il est relativement aisé de donner une approximation de cette
capacité d'oxyde.
Figure IV.8 : Capacité d'oxyde.
Actuellement, les fondeurs ont tendance à ajouter volontairement de la capacité de
découplage à l'intérieur de la puce. Cette capacité, qui peut revêtir une des trois formes
précédemment citées, a pour but de servir de réservoir d'énergie et donc de limiter l'émission des
composants. Elle est généralement comprise entre quelques centaines de picofarads et quelques
nanofarads [BAFF99].
b. Les chemins d'alimentation
Venant de décrire les différents types de capacités présentes sur les chemins d'alimentation,
nous nous intéressons maintenant plus particulièrement aux éléments résistifs et inductifs du
réseau d'alimentation. L'évaluation de la résistance peut être faite en ayant recours aux formules
déjà utilisées pour les parties résistives du boîtier (équation IV.3). Quant à l'estimation de
l'inductance elle peut être effectuée de façon analogue en considérant non plus un élément
cylindrique mais un élément de section rectangulaire comme l'illustre la Figure IV.9. L'équation
IV.5 donne une estimation de cette valeur.
w : largeur de piste (µm)
e : épaisseur de piste (µm)
h : hauteur par rapport au plan de masse (µm)
Figure IV.9 : Estimation de l'inductance du réseau d'alimentation.
1 ⎛ 8h
W ⎞
= µ 0µ
⋅ ⋅ln⎜
+ ⎟
(équation IV.5)
2π
⎝ W 4h
⎠
L11 r
Oxyde mince
de grille
P- P + P +
Contact en
polysilicium
Rail
d'alimentation
w
h
Substrat
e
108

Chapitre IV Stéphane Baffreau
3. Le modèle d'émission résultant
109
Avec l'ensemble des éléments électriques précédemment décrits, nous pouvons modéliser
l'émission parasite des circuits intégrés comme l'illustre la Figure IV.10 : la partie de gauche
constitue la contribution des éléments du boîtier tandis que celle de droite correspond aux
éléments internes à la puce. La capacité de découplage C d a un statut un peu particulier du fait
qu'elle soit le résultat de la contribution de la capacité des leads du boîtier et des pads du circuit
intégré, d'où sa position intermédiaire sur la Figure IV.10.
V dd coeur
V ss coeur
R_Pack_V dd
R_Pack_V ss
L_Pack_V dd
C_Pack_V dd
L_Pack_V ss
C_Pck_V ss
Figure IV.10 : Modèle d'émission parasite des circuits intégrés : ICEM.
L'ensemble du modèle est construit en considérant des éléments localisés et non des lignes de
transmission. Par conséquent, la validité du modèle est fortement dépendante de la fréquence, ce
qui constitue sa principale limitation. En effet, l'hypothèse de la ligne de transmission implique
que le signal soit invariant en tout point, ce qui se traduit par un rapport longueur d'onde λ du
signal sur longueur l de la piste d'interconnexion modélisée qui doit être supérieur à 10. Pour
illustrer ceci, considérons un signal à la fréquence de 1 GHz qui soit transmis dans le vide. La
longueur d'onde d'un tel signal est de
R_V dd
C d
R_V ss
L_V dd
L_V ss
Boitîer Circuit intégré
λ=
1
f ε0ε
C b
r
= 30 cm, par conséquent, on pourra considérer
l'hypothèse des lignes de transmission pour des longueurs de pistes inférieures à 3 cm. Si
maintenant nous prenons le cas d'un circuit intégré, la valeur de la permittivité relative ε r n'est
plus égale à 1 mais située aux alentours de 4 puisque la ligne est constituée de métal et incluse
dans un diélectrique. Ceci a pour conséquence de diviser la longueur d'onde du signal d'un
facteur 2, et donc de réduire la longueur maximale de la piste d'interconnexion à l Max = 1,5 cm.
La Figure IV.11 présente la comparaison entre la mesure de l'émission parasite conduite
effectuée sur un micro-contrôleur 16 bits et la simulation reposant sur le modèle ICEM. Les
fréquences, comprises entre 1 MHz et 1 GHz, sont représentées sur l'axe des abscisses tandis que
sur l'axe des ordonnées sont situés les niveaux d'émission parasite en dBµV. La ligne horizontale
en pointillés, correspondant au niveau minimum que l'on a pu mesurer, en-dessous de ce niveau,
on est dans le bruit inhérent aux appareils de mesure. La corrélation entre simulation et mesure
I b

Chapitre IV Stéphane Baffreau
est bonne sur une large bande de fréquences (jusqu'à 500 MHz), puisque les niveaux d'émission
parasite simulés s'écartent de moins de 10 dBµV des niveaux mesurés.
Niveau d'émission parasite (dBµV)
80
70
60
50
40
30
20
10
0
Mesures
Simulations
Niveau de bruit de la mesure
1 10 100 1000
Fréquences (MHz)
Figure IV.11 : Comparaison de la simulation et de la mesure de l'émission parasite d'un
micro-contrôleur 16 bits.
III. MODELE DE SUSCEPTIBILITE DES COMPOSANTS ICIM
L'émergence de circuits intégrés toujours plus complexes et dont la densité de transistors ne
cesse d'augmenter, associée à la croissance des problèmes liés à l'immunité de ces mêmes
composants font ressentir le besoin d'un modèle de susceptibilité. Ce modèle se doit d'être
prédictif, pour que les fondeurs puissent simuler le comportement de leur puce avant l'envoi en
fabrication, tout en restant suffisamment simple dans le but de limiter le temps de simulation et
faciliter l'intégration du modèle dans le flot des outils de conception.
En outre, les mesures de susceptibilité effectuées au laboratoire reposant sur la méthode
d'injection directe de puissance, nous avons opté pour un modèle de susceptibilité conduite dont
la gamme de fréquence est comprise entre 1 MHz et 1 GHz. Le principal intérêt de cela est bien
évidemment de comparer les résultats de simulation avec ceux de la mesure afin de valider le
modèle ICIM (Integrated Circuit Immunity Model) proposé.
Dans cette section, nous décrirons le modèle de susceptibilité que nous avons conçu, puis
nous nous intéresserons aux critères de susceptibilité dans le cadre d'une simulation. Ensuite,
nous présenterons la carte Babar qui nous a servi à la mesure. Enfin, nous pourrons comparer les
résultats de simulation mettant en œuvre le modèle ICIM avec les mesures obtenues.
110

Chapitre IV Stéphane Baffreau
A. Description du modèle
111
Le modèle de circuit intégré ICEM utilisé pour la simulation de l'émission parasite donnant des
résultats intéressants, nous avons donc suivi une démarche similaire pour mettre en place le
modèle de susceptibilité des composants ICIM. De plus, la bande de fréquence couverte par le
modèle ICEM étant identique à celle couverte par la mesure DPI, la description physique des
éléments peut de nouveau être effectuée à l'aide de paramètres RLC. Par conséquent, nous
avons conservé l'ensemble des composants passifs décrits par le modèle ICEM, à savoir le
modèle de boîtier ainsi que celui du réseau d'alimentation interne au circuit intégré.
La problématique de la susceptibilité étant relativement différente de celle de l'émission, la
présence du générateur de courant n'est a priori plus nécessaire. En contrepartie, du point de vue
du générateur de perturbation RF, le cœur est perçu comme la "charge terminale" de la chaîne
agressée. Par conséquent, le générateur de courant a été remplacé par une résistance de charge
comme l'illustre la Figure IV.12. L'ordre de grandeur de cette résistance est de 10 Ω à100Ω pour
un cœur de micro-contrôleur 16 bits.
V dd
V ss
Figure IV.12 : Modèle de susceptibilité du circuit intégré – ICIM.
1. Les structures de protection des entrées/sorties
Lors d'injection de perturbations RF sur une broche d'entrée/sortie, certaines précautions
supplémentaires doivent être prises. En effet, les fondeurs ont développé des structures pour
protéger les circuits intégrés contre les décharges électrostatiques. Ces fortes sous et surtensions
peuvent être à l'origine de dégradation voire destruction de la faible épaisseur d'oxyde de grille
dans le cas d'une structure d'entrée. C'est pourquoi, nous allons décrire brièvement deux
protections parmi les plus communément utilisées puisque ces dispositifs sont traversés par la
perturbation RF.
R_Pack_V dd
R_Pack_V ss
Boitîer
L_Pack_V dd
C_Pack_V dd
L_Pack_V ss
C_Pack_V ss
C d
R_Die_V dd
L_Die_V dd
C b
R_Die_V ss L_Die_V ss
Circuit intégré
R on
Résistance
de charge
(du coeur)

Chapitre IV Stéphane Baffreau
a. Les diodes de clamp
L'une des protections les plus simples que l'on puisse rencontrer est communément appelée
diodes de clamp (Figure IV.13). En fait, ce dispositif est constitué d'une résistance, et de deux
diodes qui précèdent le premier élément de l'étage d'entrée.
Perturbation
RF
Figure IV.13 : Protection d'entrée par des diodes de clamp.
La résistance est généralement en polysilicium ou en N Well, dont la valeur est comprise entre
quelques dizaines d'ohms et quelques kilo-ohms. Cette résistance a pour rôle essentiel de limiter
la tension directement injectée sur la grille du transistor de l'étage d'entrée. Dans le cas d'une
résistance en polysilicium, c'est l'épaisseur de la couche de polysilicium qui détermine la valeur
du courant maximum qui pourra circuler.
En fonctionnement nominal, les diodes de clamp ne jouent aucun rôle du fait que la tension
de la broche d'entrée sera comprise en V SS et V DD. Par contre, si une forte sous-tension (partie
gauche de la Figure IV.13) apparaît, la diode de clamp basse va se mettre à conduire et donc
injecter la perturbation vers le substrat. Dans le cas d'une surtension (partie de droite de la
Figure IV.13), c'est la diode de clamp supérieure qui entre en conduction et fait circuler
l'agression sur le réseau V DD de l'alimentation.
b. Le transistor NMOS à grille couplée
Ce dispositif décrit par Dabral [DABR98] et illustré à la Figure IV.14 est relativement
intéressant pour protéger les circuits intégrés contre les décharges électrostatiques. Les éléments
qui le constituent sont répartis en deux étages. Le premier va conduire la plus grande partie du
courant vers le substrat du circuit intégré, tandis que le second étage se chargera d'évacuer le
surplus de courant. Un tel dispositif s'avère efficace même pour des surtensions de plusieurs
kilovolts (5 - 7kV)
Sous
tension
Pad
d'entrée
Diode de
clamp
Diode de
clamp
Perturbation
RF
Surtension
Pad
d'entrée
Diode de
clamp
Diode de
clamp
112

Chapitre IV Stéphane Baffreau
113
Figure IV.14 : Protection d'entrée par transistor NMOS à grille couplée.
Le circuit RC d'entrée agit comme un filtre passe haut dont le point A est par défaut nul
puisque la résistance R le tire au V SS. Par conséquent en fonctionnement nominal, le transistor
NMOS est bloqué et le dispositif inactif. L'apparition d'une surtension très brutale va venir se
coupler sur ce nœud A et imposer au transistor NMOS d'entrer en conduction. De ce fait,
l'essentiel du courant va traverser ce transistor pour être acheminé vers le substrat du composant.
Tant que la surtension n'a pas atteint un niveau suffisamment faible, le transistor de clamp
continue de conduire. Le retour à la normale s'effectue donc en fonction de la baisse de la
surtension.
c. Modélisation des protections
Dans le cas de la simulation de la susceptibilité des circuits intégrés, la perturbation injectée est
supposée d'amplitude suffisamment grande pour activer ces différents dispositifs de protection.
Leur modélisation est donc nécessaire et peut se résumer à mettre une résistance en lieu et place
des composants actifs. Dans le cas des diodes de clamp, il faut considérer la diode qui a lieu de
conduire puisque les deux ne peuvent conduire simultanément. En ce qui concerne le transistor
NMOS de clamp, sa résistance R ON est suffisante. Dans les simulations que nous avons effectuées,
nous avons considéré des protections intégrées de type diodes de clamp.
B. Critères de susceptibilité
Dans ce paragraphe nous allons présenter une liste non exhaustive de critères de susceptibilité
reposant sur la génération de fautes physiques au niveau du circuit intégré. Parmi eux nous nous
intéresserons plus particulièrement au stress de l'alimentation, la diminution de la tension
d'alimentation, la baisse de tension différentielle et la surconsommation de courant. Ces critères
ont l'avantage d'être relativement faciles à mettre en œuvre dans un environnement de
simulation. Le but recherché est de pouvoir prédire la susceptibilité d'un circuit intégré dès la
phase de conception.
Pad
d'entrée
C
A Clamp
R
Diode de
clamp
Diode de
clamp

Chapitre IV Stéphane Baffreau
1. Stress de l'alimentation
En présence d'une perturbation radio fréquence (Figure IV.15), la tension d'alimentation peut
fluctuer. Cette fluctuation est communément appelée ground bounce lorsqu'elle est perçue sur la
masse de la puce (V ss Die), et supply bounce quand elle est provient de l'alimentation (V dd Die). En
dessous d'une certaine limite, ces effets sont tolérés par les blocs actifs du circuit et aucune erreur
n'est observée. Au delà de cette limite, la différence de potentiel entre les références de masse
externe et interne à la puce est telle qu'une information en provenance de l'extérieur peut être
mal interprétée par les parties actives du circuit et générer des fautes logiques. Nous venons de
considérer la référence de masse, mais de façon similaire, ce phénomène peut se produire sur la
référence d'alimentation (V dd) du circuit.
Figure IV.15 : Stress due à des rebonds de l'alimentation interne.
En d'autre termes, quand un "1" logique est présent sur la broche d'une entrée du circuit
intégré, le cœur de la puce considèrera ce "1" logique comme un "0" logique. Ce phénomène est
illustré à la Figure IV.16 au temps T1. La faute logique apparaît et est ensuite traitée, propageant
ainsi une erreur dans l'ensemble du circuit. De la même façon, un "0" logique peut être considéré
comme un "1" logique, comme présenté au temps T2 de la Figure IV.16.
V DD Die
V SS Die
V RFI
Tension
V dd
L_V dd
L_V ss
V ss
C DPI
C d
Un "1" logique peut être
pris pour un "0"
R_Die_V dd L_Die_V dd
Limites du circuit intégré
Figure IV.16 : Génération de fautes logiques due à un stress excessif de l'alimentation
interne d'un composant.
C b
R_Die_V ss L_Die_V ss
T1 T2
R on
V dd Die
V ss Die
Fluctuation de tension interne
due à un perturbation RF
Un "0" logique peut être
pris pour un "1"
Temps
114

Chapitre IV Stéphane Baffreau
115
Dans le cas des simulations analogiques, l'idée est de réaliser des simulations itératives en
faisant varier les caractéristiques fréquentielles de la tension d'agression (V RFI). Pour chaque
fréquence, l'amplitude de la perturbation est accrue jusqu'à ce que la fluctuation de la référence
de masse interne soit supérieure ou égale à 20% de la tension d'alimentation nominale. A partir
de cet instant, nous considérons que le critère de susceptibilité est atteint (Figure IV.17).
V RFI
V RFI
Fréquence RFI = 200 MHz
Temps
Temps
Figure IV.17 : L'amplitude de la perturbation RF croît jusqu'à ce que l'on dépasse le seuil
de susceptibilité fixé (20% de l'alimentation nominale).
Pour simuler la croissance de l'amplitude de la perturbation radio fréquence, deux solutions
peuvent être indifféremment mises en œuvre :
20% V dd Die
La première consiste à faire des simulations paramétriques en faisant varier, pour une
fréquence donnée, l'amplitude du signal d'agression radio fréquence. Ceci peut être effectué
sous SPICE en utilisant l'option .PARAM. Les résultats obtenus sont alors fonction du pas
d'amplitude défini. Le temps de simulation et la précision désirée sur ces résultats ont une
croissance qui est inversement proportionnelle à ce pas.
La seconde solution consiste à générer un signal perturbateur dont l'amplitude croît
durant la simulation. Pour cela, il suffit d'introduire un facteur modulant. Ce qui peut
facilement être réalisé en multipliant le signal unitaire d'agression par une rampe dont les
caractéristiques définissent la variation d'amplitude (Figure IV.18).
V Alim
V Alim
20% V dd Die
Ground bounce
en dessous de la limite
Temps
Ground bounce
au-delà de la limite
Temps

Chapitre IV Stéphane Baffreau
Rampe
Figure IV.18 : Exemple de générateur de perturbation RF sous SPICE (gauche) – Signal
de sortie obtenu (droite).
2. Diminution de la tension d'alimentation
Un critère de susceptibilité important réside dans la diminution de la tension d'alimentation
interne (Figure IV.19). Cette notion correspond à la différence qui existe entre les tensions de
références V dd Die et V ss Die. En dessous d'une certaine marge, qui peut être définie à 30% de V DD,
la commutation des circuits logiques est significativement ralentie. Ce phénomène est à l'origine
de retards au niveau de la propagation des signaux, et peut entraîner la perte de fonctionnalités
pour certains circuits logiques ou analogiques.
Figure IV.19 : Origine de fautes logiques due à une réduction d'alimentation.
La Figure IV.20 présente les retards de commutation en fonction de la chute de la tension
d'alimentation. Cette simulation a été effectuée pour un inverseur CMOS réalisé en technologie
0.25 µm dans des conditions de charge typique [CAIG99]. Elle montre qu'une diminution de
30% de la tension d'alimentation (de 2.5V jusqu'à 1.75V) correspond à une augmentation du
délai de commutation d'environ 60%. Une diminution de 50% de la tension V DD génère un délai
de commutation supérieur à 150%. De telles augmentations font que certains blocs fonctionnels
ne sont plus opérationnels ou ne sont plus correctement synchronisés et donc générer des fautes
au niveau du composant.
V RFI
Multiplieur
Perturbation
unitaire
Générateur de perturbation
Fluctuation de tension
interne due à
une perturbation RF
Tension
V DD Die
V SS Die
Tension
VDD-VSS devient inférieur
à 70% de la tension nominale
Alimentation
nominale
T1 T2
V RFI
Signal RFI généré
Un "0" logique peut être
pris pour un "1"
Temps
Temps
116

Chapitre IV Stéphane Baffreau
Figure IV.20 : Le délai de propagation est significativement augmenté avec la diminution
de la tension d'alimentation.
3. Baisse de tension différentielle
117
0.062
0.056
0.050
0.044
0.038
0.031
0.025
0.019
0.013
0.006
Délai (ns)
0.000
1.4 1.6
Lorsque plusieurs blocs fonctionnels sont distincts, leur réseau d'alimentation peuvent être
faiblement interdépendants. La Figure IV.21 considère une ALU et une mémoire embarquée
associée, exemple fréquemment rencontré lorsque l'on s'intéresse à un domaine comme celui des
micro-contrôleurs. L'alimentation commune à l'extérieur de la puce, est divisée en deux réseaux
à l'intérieur du composant (V DD Die1 pour l'ALU et V DD Die2 pour la mémoire). Ceci nous conduit à
émettre l'hypothèse d'un nouveau critère de susceptibilité à savoir la différence de tension entre
deux réseaux d'alimentation interne au circuit intégré.
1.8 2.0 2.2 2.4
VDD (V)
Si la différence de tension entre V SS Die1 et V SS Die2 est suffisamment importante (typiquement
au-delà de 20% de V DD) les délais de propagation entre les deux blocs peuvent être erronés et
donc perturber le fonctionnement global du micro-contrôleur.

Chapitre IV Stéphane Baffreau
Figure IV.21 : Les modèles de cœur et de mémoire sont distincts, ce qui peut générer
une variation d'alimentation entre blocs.
4. Surconsommation de courant
L'injection d'une perturbation sur le réseau d'alimentation d'un circuit imprimé peut générer
des effets parasites sur le réseau interne du composant, tel que la circulation de courant de très
forte intensité. La Figure IV.22 décrit trois de ces courants :
Un courant, noté I C, qui circule au travers de la capacité de découplage interne du circuit
intégré (Cd).
V RFI
Un courant I r circulant sur le réseau d'alimentation interne de la puce.
Un dernier courant noté I l qui circule en dehors du composant sur le réseau
d'alimentation du circuit imprimé.
De part les éléments physiques qu'ils parcourent, ces courants sont contraints à certaines
limitations. L'intensité qu'il est possible de faire circuler nominalement dans un fil de bonding en
or de 15 µm de rayon peut être évaluée à l'aide de l'équation IV.6. On trouve alors un courant
maximal avoisinant 2A. Par contre, il est à noter que la dépendance en température n'est pas
prise en compte. Par conséquent, en fonctionnement nominal, ce courant maximum est
certainement inférieur à la valeur proposée.
V dd
L_V dd
L_V ss
V ss
C d
V DD
V SS
C DPI
Limites du circuit intégré
Imax = Igold
.r²
(équation IV.6)
avec I gold la densité de courant maximale en A/µm (3.10 -3 A/µm² à 27°C).
r le rayon du conducteur en µm (15 µm pour un bonding typique).
C Coeur
Coeur
R_Die1_V dd L_Die1_V dd
R_Die1_V ss L_Die1_V ss
V dd Die1
V ss Die1
V dd Die1
I max le courant maximal qui peut circuler avant destruction du conducteur.
R Coeur
V ss Die1
V dd Die2
Mémoire
embarquée
V ss Die2
R_Die2_V dd
R_Die2_V ss
L_Die2_V dd
C Mem
L_Die2_V ss
Coeur Mémoire
V dd Die2
R Mem
V ss Die2
118

Chapitre IV Stéphane Baffreau
119
Par conséquent, ces limites peuvent être exploitées afin de définir un nouveau critère de
susceptibilité dans le cadre de simulations analogiques.
Figure IV.22 : La surconsommation de courant à l'intérieur de la puce.
Si l'on considère un circuit intégré dont le courant nominal (I nom) consommé est situé aux
alentours de 100 mA, nous pouvons supposer qu'il soit capable de supporter des fluctuations
transitoires allant jusqu'à 500 mA soit 5 x I nom. De plus, des courants, même transitoires, dont
l'intensité est supérieure à l'ampère ont une très forte probabilité de détruire les éléments les plus
fragiles de la puce. Ainsi, à partir de ces différents niveaux, l'on peut définir des zones de
fonctionnement comme l'illustre la Figure IV.23 : une zone normale comprise entre 0 et 5 x I nom,
une zone où apparaissent des erreurs fonctionnelles (5 x I nom à 10 x I nom) et une zone de
destruction du circuit intégré au-delà de 10 x I nom.
V RFI
Courant
10 x I nom
5xI nom
I nom
V dd
LV dd
LV ss
V ss
I l
I c
C d
C DPI
RV dd Die L V dd Die
I r
Limites du circuit intégré
Figure IV.23 : Définition du seuil de surconsommation de courant.
C b
RV ss Die L V ss Die
Dectruction possible
Erreurs fonctionnelles
Normal
R on
V dd Die
V ss Die
Niveau de
susceptibilité
Temps

Chapitre IV Stéphane Baffreau
C. Mise en œuvre d'un micro-contrôleur 16 bits
1. Le MC9S12DP256 de Motorola
Le MC9S12DP2256 [DP25602], ou "Barracuda", est un micro-contrôleur 16 bits développé
en 2002 principalement destiné aux applications automobiles [PERR02]. La Figure IV.24
présente un diagramme de bloc simplifié du Barracuda, décrivant de manière synthétique ses
caractéristiques. Une version plus détaillée est présentée dans le cadre de l'annexe 4.
Figure IV.24 : Diagramme de bloc simplifié du Barracuda.
Une unité arithmétique et logique (ALU) permet de traiter des informations codées sur 16 bits.
Toutes ces opérations peuvent être exécutées à la fréquence interne maximale de 25 MHz dans
le cas d’une utilisation de la boucle à verrouillage de phase intégrée couplée à un quartz ou une
horloge externe.
2x SCI
3x SPI IIC
Vreg 5V to 2.5V
16 key Wake up
IRQ ports
5x CAN
2.0 A/B
HCS12 CPU
256k Flash EEPROM
12k RAM 4k EEPROM
ATD0
8 ch, 10 bit
ATD1
8 ch, 10 bit
Enhanced Capture Timer
8 ch, 16 bit
PWM
8 ch, 8 bit / 4 ch, 16 bit
Le micro-contrôleur intègre une mémoire volatile RAM de 12 ko, ainsi que de la mémoire non
volatile sous la forme de 4ko d'EEPROM et 256ko de Flash EEPROM. Ces deux sortes de
mémoires ROM (Read Only Memory) présentent l'avantage, comparées à une ROM
traditionnelle, d'être électriquement programmables et effaçables via une tension très supérieure
à la tension d'alimentation (environ 12V), tension qui est générée par la pompe à charge
qu'intègre le Barracuda. Comparée à l'EEPROM, la Flash offre la possibilité d'être effacée par
bloc, mais le nombre de cycles d'effacement/programmation est largement réduit (environ 100
pour la Flash contre 10 000 pour l'EEPROM). De ce fait, la Flash sera principalement utilisée
pour stocker à demeure des programmes, tandis que l'EEPROM permettra de sauvegarder des
variables dont le contenu doit pouvoir être lu après une mise hors tension.
Internal bus
120

Chapitre IV Stéphane Baffreau
121
On trouve également plusieurs ports destinés à la gestion de protocoles de communication
série d'utilisation générale comme le SCI (2 ports), SPI (3 ports) ou IIC (1 port). Ceci permet au
Barracuda de pouvoir établir des liaisons avec des ordinateurs ou d'autres circuits intégrés. Parmi
les communications particulières, il est à signaler que la programmation du micro-contrôleur
s’effectue par l’intermédiaire d’une interface série nommée SDI (Serial Debug Interface). Cette
interface est reliée au module BDM (Background Debug Module) au travers d'un port spécifique.
De plus, pour les besoins de l'automobile, il dispose de 5 ports dédiés à des communications de
type CAN, dont la gestion du protocole est directement implantée dans le silicium.
Pour finir, le Barracuda propose de nombreuses fonctionnalités au niveau des entrées/sorties.
Il est équipé de 2 convertisseurs analogique/numérique 8 voies, de 10 bits de résolution, de 8
entrées timer 16 bits, et de 16 voies d'interruptions externes. Il est également capable de générer
des impulsions de largeur modulée sur 8 sorties. Enfin, de multiples ports d'entrées/sorties
d'utilisation générale sont multiplexés aux ports utilisant les fonctions précédemment citées.
2. La carte BABAR
a. Généralités et contraintes de conception
Afin d’évaluer la susceptibilité du micro-contrôleur, une carte de test nommée Babar a été
développée. Cette carte de test, réalisée sur un substrat de type FR4, devait initialement répondre
aussi bien à des contraintes de mesure d’émission que de susceptibilité de composant.
En ce qui concerne l’émission, elle offre la possibilité d’effectuer des mesures conduites sur le
réseau d’alimentation et certaines entrées/sorties selon la méthode 1� [VDE02]. C’est pourquoi,
certains connecteurs et leurs circuits associés sont implantés localement en plusieurs endroits.
Il est également possible de réaliser des mesures d’émission rayonnée selon la méthode de la
cellule TEM [TEM01], ou d'agresser le circuit en mode rayonné en GTEM. En conséquence, la
carte doit répondre au format de la fenêtre de la cellule à savoir 10,3 x 10,3 cm. Par ailleurs, le
circuit imprimé est constitué de quatre couches conductrices comme l’illustre sur la Figure IV.25.
Un premier plan de masse sur lequel est isolé le micro-contrôleur à tester permet de clore
électriquement la cage de Faraday constituée par la cellule TEM. Le second plan est constitué
d’un plan de masse dans lequel existent des pistes de signaux. La troisième couche est
l’homologue de la précédente mais avec un plan d’alimentation. La dernière couche correspond
à un plan de masse avec des signaux sur lequel sont montés les composants nécessaires au
fonctionnement du micro-contrôleur. Enfin, tous les plans présentent un anneau de garde de
1cm de large permettant de relier entre elles toutes les masses.

Chapitre IV Stéphane Baffreau
Anneau
de masse
1cm
Face composant sous test Face composants associés
MCS912DP256
112TQFP
Couche 1 : Plan de masse
Couche 2 : signal + masse
Barracuda Composants
associés
Couche 4 : signal + masse
Couche 3 :Vdd+ masse
Figure IV.25 : Définition des caractéristiques de la carte de test.
Passons maintenant aux contraintes relevant de la mesure de la susceptibilité. Comme nous
l’avons vu au chapitre III, le banc de test repose sur le principe de la mesure DPI excepté le fait
qu’il n’y ait pas de coupleur directionnel. Par conséquent, certaines précautions sont nécessaires
afin de transporter le signal perturbateur au plus proche du composant tout en conservant un
maximum d’énergie. Autrement dit, il faut limiter au mieux les réflexions du signal d’agression.
Pour cela, nous avons adapté à 50 Ω l’ensemble des pistes devant conduire un signal de
perturbation, impédance équivalente à celles de la sortie de l’amplificateur et du générateur pour
les mesures nécessitant peu de puissance. De plus, les connecteurs SMB utilisés sont également
adaptés 50 Ω pour ne pas générer de rupture d'impédance dans la ligne d'injection. Les capacités
de couplage et les connecteurs sont situés au plus proche du point d’entrée dans le composant de
façon à minimiser la longueur des pistes du circuit imprimé. Enfin, afin d’isoler au mieux la ligne
de perturbation des autres signaux, l’espacement entre les pistes a été élargi.
La Figure IV.26 présente le routage typique utilisé pour les pistes d’agression. Pour des raisons
d’occupation de surface, l’adaptation 50 Ω peut être réalisée uniquement entre l’âme du
connecteur et la première borne de la capacité de couplage. En effet, les pistes adaptées étant
plus larges que les pistes "typiques", la connexion aux broches du composant ne peut être
adaptée. Cela n'a d'ailleurs guère d'importance du fait que la première rupture d'impédance a
lieu au niveau de la capacité de couplage. Enfin, de nombreux via sont présents. Leur utilité est
multiple. Au niveau électrique, ils permettent de connecter différentes couches entre elles. Au
niveau mécanique, principalement sur des plans métalliques, ils préviennent contre un éventuel
décollement lors de la fabrication de la carte ou du montage des composants (passage au four).
122

Chapitre IV Stéphane Baffreau
123
Empreintes
Barracuda
Piste
typique
Empreintes
Capacité couplage
Piste
adaptée 50 Ω
Figure IV.26 : Exemple typique du routage des pistes d’agression.
Enfin, la dernière contrainte de conception correspond au fait que la carte doit permettre de
tester indépendamment aussi bien la susceptibilité de l'interface CAN que celle du Barracuda.
Pour cela, les réseaux d'alimentation des deux composants ont été séparés (Chapitre III).
Au final, la carte BABAR revêt l'aspect illustré à la Figure IV.27. L'une des faces supporte
uniquement le micro-contrôleur sous test (partie de gauche), tandis que tous les composants
associés sont implémentés sur l'autre face (partie de droite).
Figure IV.27 : Carte de test BABAR : face Barracuda (gauche), face composants associés
(droite).
b. Dispositifs de mesure de susceptibilité pour le micro-contrôleur.
Dans les paragraphes qui vont suivre, nous allons décrire précisément les circuits électriques
qui permettent de mener à bien les mesures de susceptibilité du micro-contrôleur. Nous ne
reviendrons pas sur ceux de l'interface CAN qui ont été précédemment traités dans le chapitre III.
Nous détaillerons ensuite les différentes parties électriques sur lesquelles nous allons injecter les
perturbations RF, c'est-à-dire le réseau d'alimentation, la sortie d'horloge de synchronisation
ECLK et le convertisseur analogique numérique.
Via
Empreintes
Connecteur
SMB

Chapitre IV Stéphane Baffreau
b.1 Les éléments de contrôle du fonctionnement du micro-contrôleur
Le circuit de contrôle du fonctionnement du micro-contrôleur est essentiel à la mesure puisque
ce sont ces éléments qui permettent de détecter les défaillances du circuit intégré sous test. Le
schéma électrique de principe est présenté à la Figure IV.28. Le circuit de contrôle est réalisé
autour du port B du Barracuda. Ce port d'entrée/sortie numérique est pour la circonstance
configuré en sortie et connecté directement à 8 leds. Par ailleurs, la sortie n°5 présente la
particularité d'être également reliée à un connecteur SMB afin de pouvoir être directement
visualisée sur un oscilloscope pour une détection temps-réel des dysfonctionnements et donc une
automatisation de la mesure.
Figure IV.28 : Circuit de contrôle du fonctionnement du micro-contrôleur.
Quant aux 7 autres leds, elles permettent, pour certaines mesures, de donner des informations
supplémentaires telles que la détection d'un certain type d'erreur, l'entrée dans une zone de
transition pour des valeurs analogiques, etc.
Revenons brièvement sur le fonctionnement de ce dispositif. Il est assimilable à celui d'un
chien de garde externe conventionnel. A intervalles réguliers, le Barracuda transmet sur la sortie
n°5 un signal reflétant l'état de son activité interne. Ce signal est périodique et correspond à la
tâche de fond principale. Dans une application embarquée, ce signal n'a pas de signification
réelle, mais pour notre cas d'étude il est hautement important puisqu'il permet de simplifier et
d'automatiser la mesure.
b.2 Injection de perturbations sur le réseau d'alimentation
Le réseau d'alimentation du Barracuda repose sur quelques éléments : une pile, un régulateur
de tension et quelques capacités de découplage. La pile a pour but de fournir l'énergie nécessaire
au fonctionnement du micro-contrôleur tout en limitant la génération de bruits parasites inhérents
à une alimentation stabilisée. Le régulateur de tension, un Micrel 5201 [MIC97], permet de
convertir la tension de 9V fournie par la pile en une tension de 5V nécessaire au fonctionnement
du Barracuda.
Signal généré
en interne
par Barracuda
Port B
Signaux visuels
supplémentaires
Signal
de contrôle
Oscilloscope
124

Chapitre IV Stéphane Baffreau
125
Au niveau du découplage du réseau d'alimentation, il a été réalisé selon les préconisations des
deux fondeurs que sont Motorola et Micrel. La Table IV.2 répertorie l'ensemble des paires
d'alimentation du Barracuda ainsi que leurs capacités de découplage et tensions nominales
associées. Dans notre configuration, les capacités de découplage sont toutes de 100 nF et situées
au plus proche des broches du micro-contrôleur. Les broches V dd1, V ss1, V dd2, V ss2 correspondent à
la sortie du régulateur interne et alimentent le cœur du micro-contrôleur. V ddr et V ssr alimentent le
régulateur de tension interne permettant ainsi d'avoir une tension de 2.5V pour le
fonctionnement du cœur. V ddx et V ssx sont dédiées aux ports d'entrées/sorties, V ddPLL et V ssPLL à la
boucle à verrouillage de phase, tandis que V dda et V ssa alimentent le convertisseur analogique
numérique.
Broche Capacité de découplage Tension nominale
V dd1,V ss1 C15 (100 nF) 2.5V
V dd2,V ss2 C30 (100 nF) 2.5V
V ddr,V ssr C13 (100 nF) 5.0V
V ddx,V ssx C20 (100 nF) 5.0V
V ddPLL,V ssPLL C39 (100 nF) 2.5V
V dda,V ssa C31 (100 nF) 5.0V
Table IV.2 : Paires d'alimentation, capacités de découplage et tensions nominales
associées.
Maintenant que le réseau d'alimentation a été présenté, nous allons aborder l'injection de
perturbations électromagnétiques sur celui-ci. La Figure IV.29 illustre le circuit électrique utilisé.
Afin de ne pas surcharger le schéma, les 6 capacités de découplage du micro-contrôleur, ainsi
que le connecteur SMB ne sont pas représentés. Afin de propager la perturbation sur l'ensemble
du réseau, la perturbation est injectée en sortie du régulateur de tension au travers de la capacité
C Alim. L'inconvénient majeur de cette façon de procéder vient du fait que l'on ne peut pas
distinguer une défaillance du régulateur d'une du micro-contrôleur. En contre partie, elle présente
l'avantage de ne pas se focaliser uniquement sur une broche d'alimentation, et donc d'être
suffisamment générale. De plus, la perturbation est injectée avant les capacités de découplage
comme pourrait l'être une agression qui se couplerait aux pistes du circuit imprimé dans
l'environnement naturel du système.

Chapitre IV Stéphane Baffreau
Figure IV.29 : Schéma de principe de l'agression sur le réseau d'alimentation du
Barracuda.
Afin de caractériser ce dispositif d'injection radio fréquence, nous avons mesuré sa fonction de
transfert avec un analyseur de réseau. Les éléments mis en œuvre lors de la mesure sont décrits
sur la partie de gauche de la Figure IV.30. Nous retrouvons le dispositif utilisé lors de la mesure
de susceptibilité à l'exception prête que le micro-contrôleur sous test n'est pas implanté sur la
carte. Cette mesure est effectuée sur la bande de fréquences 40 MHz – 1 GHz.
Les résultats obtenus sont présentés sur la partie de droite de la Figure IV.30. Le
comportement observé est semblable à celui d'une ligne de transmission : le rapport de puissance
transmise sur puissance totale varie fortement entre 6. 10 -3 et 3. 10 -7 , en fonction des résonances
(150, 430 et 660 MHz) et anti-résonances (240, 540 et 860 MHz). Par ailleurs, quelques soit la
fréquence considérée, le couplage de la perturbation RF sur le circuit est faible.
Analyseur de réseau
Câble
de l'analyseur
de réseau
V in
Câble
de l'analyseur
de réseau
Câble
d'injection
V out
Gnd
Pile
9V Alimentation
C Alim
1nF
Agression
sur le réseau
d'alimentation
V in
Régulateur
de tension
du Barracuda
MC9S12DP256
112TQFP
b.3 Injection de perturbation sur la sortie de synchronisation d'horloge
V out
Gnd
Alimentation
du Barracuda
C Alim
Fonction de transfert
1E-02
1E-03
1E-04
1E-05
1E-06
Régulateur
de tension
1E-07
10 100 1000
Fréquences (MHz)
Figure IV.30 : Eléments mis en œuvre (gauche) et fonction de transfert (droite) du
dispositif d'injection de perturbation RF sur le réseau d'alimentation de la carte Babar.
Le réseau d'horloge des micro-contrôleurs peut être considéré comme un organe vital. Dans le
cas du Barracuda, l'unique moyen d'accéder à ce réseau est d'injecter la perturbation sur la
broche ECLK. En effet, cette broche permet de transmettre, dans le cadre d'une utilisation en
mode étendu, l'horloge afin de synchroniser d'autres éléments tels qu'une mémoire externe ou un
autre micro-contrôleur. La broche ECLK du Barracuda étant initialement inhibée, pour des
126

Chapitre IV Stéphane Baffreau
raisons de consommation et d'émission parasite, il est nécessaire de l'activer en programmant un
registre interne dédié aux fonctions d'horloge. Ainsi, dans cette configuration, la broche de sortie
n'est plus en état haute impédance et par conséquent, une agression électromagnétique peut
ainsi affecter l'horloge.
127
La Figure IV.31 présente le schéma électrique utilisé pour injecter la perturbation
électromagnétique. Comme précédemment, le connecteur SMB n'est pas représenté, et la
perturbation est injectée via une capacité de couplage, ici C Clock. Une différence majeure apparaît
avec la présence de la résistance R26. En effet, la broche ECLK fait partie du port d'entrée/sortie
d'utilisation générale PORT E, par conséquent, lorsque la fonction de synchronisation d'horloge
n'est pas mise en œuvre, il est nécessaire qu'elle soit chargée comme les autres broches de ce
port, en l'occurrence à une résistance de 10 kΩ.
Figure IV.31 : Schéma de principe d'agression de l'arbre d'horloge.
Ce dispositif d'injection RF a également été caractérisé au moyen d'un analyseur de réseau
selon le schéma électrique présenté à la Figure IV.32 (partie de gauche). Là encore, le micro-
contrôleur à tester n'est pas implanté sur la carte Babar.
Analyseur de réseau
C Clock
Agression
sur le réseau
d'horloge
ECLK
1nF 10 kΩ
1
C Clock
MC9S12DP256
112TQFP
Figure IV.32 : Eléments mis en œuvre (gauche) et fonction de transfert (droite) du
dispositif d'injection de perturbation RF sur la sortie d'horloge.
La fonction de transfert obtenue pour les fréquences comprises entre 40 MHz et 1 GHz est
présentée à la Figure IV.32 (partie de droite). Pour les fréquences inférieures à 600 MHz, nous
ECLK
Fonction de transfert
R26
0,1
10 100 1000
Fréquences (MHz)

Chapitre IV Stéphane Baffreau
obtenons une caractéristique très intéressante du fait que plus de 80% de la puissance totale est
transmise au circuit sous test. Par conséquent, le couplage de la perturbation injectée via ce
dispositif est particulièrement efficace. Ceci est en majeure partie dû à la simplicité des éléments
mis en œuvre et à la présence de la résistance de 10 k�.
c. Difficultés rencontrées
Partant d'une carte de test existante et destinée à des mesures d'émission similaires sur un
micro-contrôleur de génération précédente, la conception ne devait pas poser de grandes
difficultés. En effet, les micro-contrôleurs utilisant les mêmes boîtiers, des TQFP 112 broches, la
réassignation des broches était à effectuer ainsi que quelques modifications au niveau des
tensions d'alimentation dues au changement de technologie. Au registre des modifications
majeures, seules la mise en place des éléments pour la mesure de susceptibilité et l'implantation
de l'interface CAN étaient à effectuer.
Malheureusement, tout n'a pas été aussi simple que prévu. Dans un premier temps, nous ne
disposions pas de la documentation complète du Barracuda au moment de la conception de la
carte de test. De surcroît, le micro-contrôleur n'étant pas conçu à Motorola Toulouse, les
informations étaient relativement difficiles d'accès. Par conséquent, nous nous sommes
principalement appuyés sur les informations dont nous disposions pour le micro-contrôleur de
génération précédente. Mais le changement de technologie faisant, l'alimentation n'est plus basée
sur une unique tension (5V) mais sur un réseau double : 5V pour les ports d'entrée/sortie et
surtout 2,5V pour le cœur et la génération de l'horloge interne via la boucle à verrouillage (PLL)
de phase. Par conséquent, il a été nécessaire de dissocier ces deux réseaux et surtout d'alimenter
la boucle à verrouillage de phase via le réseau cœur, ce qui n'était pas initialement fait et nous a
demandé beaucoup de temps pour détecter ce dysfonctionnement conceptuel. En effet, le
Barracuda pouvant générer sa propre horloge interne, il nous était particulièrement difficile de
comprendre pourquoi la fréquence à laquelle il travaillait ne correspondait en rien à celle que
nous voulions lui imposer. Maintenant nous le savons, la PLL étant reliée au 5V au lieu du 2,5V,
la première mise sous tension de la carte de test la détruisait, et le quartz externe ne pouvait être
ultérieurement détecté.
Enfin, pour être représentatif des applications embarquées, notre carte se doit d'être
autonome. Par conséquent, nous avons opté pour un chargement du logiciel embarqué en
mémoire EEPROM. Cela nous permet également de nous affranchir de l'interface SDI qui est
forte utile pour la mise au point des programmes, mais qui est également fortement
consommatrice en terme de courant. Par ailleurs, les mesures à effectuer ont pour objectif de
tester la susceptibilité du Barracuda et non pas celle de l'interface de communication. Donc faire
128

Chapitre IV Stéphane Baffreau
fonctionner la carte BABAR en autonome est essentiel pour garantir la fiabilité et la
reproductibilité des mesures.
D. Comparaisons entre mesures et résultats de simulations
129
Afin de mettre en place la comparaison de la simulation avec la mesure, il est nécessaire non
seulement de modéliser le composant mais également son environnement. Cet environnement
associé va dépendre fortement du mode et du point d'agression défini lors de la mise en œuvre
de la mesure. Dans notre étude, nous avons considéré deux cas distincts. Le premier où la
perturbation radio fréquence est injectée sur le réseau d'alimentation. Le second repose sur une
injection au niveau de l'arbre d'horloge du micro-contrôleur au travers de la sortie ECLK de
synchronisation des composants externes. En effet, ces deux structures très différentes et
relativement indépendantes sont des organes vitaux pour le fonctionnement du circuit intégré.
1. Perturbation injectée sur le réseau d'alimentation
a. Description du schéma électrique simulé
La Figure IV.33 présente le schéma électrique global qui a été utilisé pour simuler la
susceptibilité de l'ensemble du dispositif. Cette description peut être divisée en cinq blocs
indépendants représentatifs des différents éléments physiques mis en œuvre durant la mesure.
Figure IV.33 : Schéma électrique de l'environnement de simulation.
La partie de gauche correspond à la génération de la perturbation radio fréquence. Elle est
constituée d'un générateur sinusoïdal dont l'amplitude crête crête est unitaire et la fréquence
variable. Un générateur de rampe lui est associé via un multiplieur afin de faire varier l'amplitude
du signal effectivement généré.

Chapitre IV Stéphane Baffreau
Ensuite nous trouvons les éléments du circuit imprimé, en commençant par la capacité de
couplage de 1 nF. Cette capacité n'étant pas parfaite [GIAC03], une inductance série de 0.5 nH
lui est associée comme l'illustre la Figure IV.34. On peut également ajouter une résistance de
quelques centaines de milliohms, chose que nous ne faisons pas pour simplifier le modèle
d'autant plus que son influence est infime.
Le dernier élément de la chaîne d'agression, au niveau du circuit imprimé, qui est pris en
compte correspond à l'inductance de la piste qui relie la capacité d'injection au composant sous
test. Cette piste est relativement courte, moins de 5 mm, par conséquent son inductance est
évaluée à environ 2,5 nH.
Impédance (Ω)
10
Figure IV.34 : Capacité de couplage réelle.
Enfin, les derniers éléments que nous n'avons pas encore décrits font partie du réseau
d'alimentation de la carte. Le régulateur de tension présent sur la carte est modélisé sous la forme
d'une source de tension continue à laquelle nous avons associée la résistance de 1Ω nécessaire à
la mesure d'émission portant le même nom, ainsi que l'inductance de piste qui connecte le
régulateur au micro-contrôleur sous test.
En ce qui concerne les éléments du composant sous test, ils sont divisés en deux ensembles :
boîtier et puce. Leur description, issue du modèle ICEM, a été présentée au paragraphe III.A de
ce même chapitre, par conséquent nous n'y reviendrons pas.
b. Résultats obtenus
1
0
Mesure
Simulation 0.5nH
Simulation 0.6nH
230 MHz
0,1 1 10 100 1000
Fréquences (MHz)
Toutes simulations de la susceptibilité nécessitant la définition d'un critère, nous avons opté
pour celui que nous avons nommé "le stress de l'alimentation". A savoir dès que la fluctuation, en
valeur absolue, de la tension d'alimentation est supérieure à 20% de V DD, le composant est
considéré comme défaillant (paragraphe III.B.1 de ce chapitre).
Circuit équivalent en HF
0.210 Ω
L'ensemble des simulations que nous avons effectuées jusqu'à présent ont été menées sous un
simulateur analogique de type PSPICE [ORCAD98]. Dans un premier temps, nous avons
effectué des analyses transitoires avec pour paramètre la fréquence de la perturbation injectée.
0.5 nH
1nF
130

Chapitre IV Stéphane Baffreau
Nous avons fixé le nombre de points par décade à 10. Ce choix est un compromis entre la
précision des résultats et le temps de post-processing. En effet, la définition de chacun des points
permettant le tracé effectif de la courbe de susceptibilité n'est malheureusement pas instantanée
sous Orcad. De ce fait, pour une fréquence de perturbation donnée, il faut déterminer le moment
où le niveau de tension d'alimentation interne atteint le critère de susceptibilité défini. Puis il est
nécessaire de calculer la puissance injectée par la source d'agression afin d'obtenir des points
comparables à ceux de la mesure. Ainsi, pour un temps de simulation relativement court, de
l'ordre de la demi-heure pour l'ensemble des fréquences, le temps de post-processing est
pratiquement multiplié par dix.
131
Afin de trouver une solution à ce problème, nous nous sommes orientés vers des simulations
de type AC. Le schéma électrique uniquement constitué de composants passifs et l'agression de
type sinusoïdal nous ont grandement facilité la tâche. En effet, les modèles AC des composants
passifs sont bien connus et suffisamment fiables. Quant à la source de perturbation, elle a été
remplacée par un générateur sinusoïdal dont l'amplitude est fixée à 1V.
La Figure IV.35 présente la comparaison entre les résultats obtenus par une simulation
transitoire (partie de gauche) et une simulation de type AC (partie de droite). En première
approximation, on observe qu'en dessous de quelques dizaines de mégahertz, le modèle est peu
susceptible. Un premier pic apparaît sur la simulation transitoire vers 20 MHz alors qu'il semble
plus faiblement marqué au niveau de l'analyse AC même si le gain croît. Le second pic, vers
80 MHz, est très prononcé quel que soit le type de simulation. Enfin, le dernier pic de
susceptibilité fortement marqué sur l'analyse transitoire ne l'est pas sur l'analyse AC, puisqu'au
delà de 200 MHz le gain reste pratiquement constant. En outre, il est à noter que si l'on effectue
une symétrie par rapport à un axe horizontal des résultats de la simulation AC, on retrouve assez
bien la même forme générale. De plus, l'analyse AC dispose d'un atout non négligeable qui est la
rapidité d'obtention et d'interprétation des résultats.
Puissance (dBm)
50
45
40
35
30
Simulation transitoire
25
Faible
20
15 susceptibilité
10
Forte
5
susceptibilité
0
1 10 100 1000
Fréquence (MHz)
Figure IV.35 : Comparaison des résultats de simulation de susceptibilité de type
transitoire (gauche) et de type AC (droite).
En contre partie, elle ne permet pas de définir précisément les niveaux de puissance à injecter.
C'est pourquoi, pour la suite des simulations, notre démarche a été de commencer par faire des
Gain
10
1
0,1
0,01
0,001
0,0001
Faible
gain
Fort
gain
Simulation AC
1 10 100 1000
Fréquences (MHz)

Chapitre IV Stéphane Baffreau
simulations de type AC afin de mettre au point les valeurs des différents paramètres et visualiser
leurs effets. Puis de faire une simulation transitoire pour définir plus précisément les niveaux de
perturbations qui permettent d'atteindre le critère de susceptibilité en fonction de la fréquence.
Une fois ces étapes réalisées, les résultats de simulation peuvent être comparés à ceux de la
mesure comme l'illustre la Figure IV.36.
Pour les fréquences inférieures à 100 MHz, exception faite du point de simulation à 20 MHz,
la simulation est en assez bon accord avec la mesure. En effet, pour les fréquences comprises
entre 1 MHz et 10 MHz la simulation est largement au dessus de la mesure, mais cette dernière
est contrainte à ne pas dépasser un niveau de puissance égal à 25 dBm. Par conséquent,
l'essentiel est que la simulation soit au dessus de la mesure pour cette gamme de fréquence. Pour
les fréquences supérieures à 100 MHz, on obtient une enveloppe satisfaisante, à l'exception de la
susceptibilité située à 130 MHz. A ce niveau plusieurs hypothèses peuvent être faites :
Le modèle ainsi défini est insuffisant et un ou plusieurs éléments n'ont pas été pris en
compte.
Cette susceptibilité particulière ne dépend pas du micro-contrôleur mais du régulateur de
tension externe. Ce dernier est modélisé comme une source de tension continue parfaite, ce
qui n'est sans doute pas réaliste.
Amplitude (dBm)
50
45
40
35
30
25
20
15
10
5
0
Simulation
Agression sur l'alimentation
Mesure
Agression sur l'alimentation
Lacunes du modèle
1 10 100 1000
Fréquence (MHz)
Figure IV.36 : Comparaison mesure et simulation.
Vue la simplicité du modèle et le peu de points de simulation, la comparaison ci-dessus est
relativement encourageante. A défaut d'une bonne corrélation avec la mesure sur toute la plage
de fréquences considérée, les pics de susceptibilité pris en compte sont évalués avec un niveau
de puissance relativement proche de celui mesuré. Nous avons réutilisé le modèle ICEM dans
son ensemble, ce qui est un gage de succès dans une future démarche de normalisation.
132

Chapitre IV Stéphane Baffreau
Cependant, beaucoup reste à faire pour fiabiliser l'approche sur un grand nombre de processeurs
différents.
c. Influence des paramètres de cœur et de boîtier
133
Intéressons nous maintenant à l'influence que peuvent avoir certains éléments du modèle
simulé afin de mieux comprendre le poids de chacun d'eux. Pour cela, nous avons effectué
plusieurs séries de simulations AC en faisant varier les paramètres d'un même groupe d'éléments
comme ceux décrits à la Figure IV.33. De plus, les dimensions physiques des composants étant
petites, nous avons élargi la bande de fréquences d'une décade, pour atteindre 10 GHz.
Pour chaque bloc dont nous avons modifié les paramètres internes, nous avons considéré des
valeurs 5 fois inférieures et supérieures aux valeurs par défaut. Ceci afin de couvrir pour chaque
élément physique des domaines suffisamment représentatif des composants actuels.
Les premiers paramètres que nous allons considérer sont ceux du cœur du circuit intégré. A
savoir les inductances des rails d'alimentation L Rail Vdd et L Rail Vss ainsi que les capacités internes de
découplages C dec2 et C dec1. Quant aux résistances, elles conservent leur valeur par défaut. Les
valeurs simulées sont présentées dans la Table IV.3. Les résultats obtenus sont présentés à la
Figure IV.37.
10
1
0,1
0,01
0,001
0,0001
Gain
LRail Vdd LRail Vss Cdec1 Cdec2 Par défaut 5 nH 5 nH 3 nF 50 pF
x 5 25 nH 25 nH 15 nF 250 pF
/ 5 1 nH 1 nH 0,6 nF 10 pF
Table IV.3 : Valeurs des paramètres simulés.
Zone de légère influence
Paramètres x5
Paramètres /5
Paramètres par défaut
1 10 100 1000 10000
Fréquences (MHz)
Figure IV.37 : Légère influence sur le gain simulé aux basses fréquences.

Chapitre IV Stéphane Baffreau
On observe une très légère modification du gain pour des fréquences inférieures à la
cinquantaine de mégahertz. Au delà, le comportement est très sensiblement indépendant de ces
paramètres. Ce résultat est d'autant plus surprenant que nous nous attendions à une influence de
ces éléments pour des fréquences supérieures au gigahertz. Cela peut signifier que le boîtier joue
un rôle "passe-bas" pour l'onde incidente, mais peut être avons nous aussi atteint les limites d'un
modèle reposant sur les éléments localisés, ou encore que l'ébauche proposée n'est pas
suffisamment élaborée.
Les composants passifs modélisant le boîtier constituent le second groupe d'éléments dont
nous avons fait varier les paramètres. Ici encore nous nous sommes principalement attaché à
l'influence que peuvent avoir les composants capacitifs et inductifs du modèle. Les valeurs
d'inductance L pkg Vdd, L pkg Vss et de capacités C pkg Vdd, C pkg Vss de boîtier utilisées lors de la simulation
sont répertoriées dans la Table IV.4. Les résultats obtenus sont illustrés à la Figure IV.38.
L pkg Vdd L pkg Vss C pkg Vdd C pkg Vss
Par défaut 3,4 nH 3,4 nH 6,2 pF 5,8 pF
x 5 17 nH 17 nH 31 pF 29 pF
/ 5 0,68 nH 0,68 nH 1,24 pF 1,16 pF
Table IV.4 : Valeurs des paramètres simulés.
Contrairement aux éléments du circuit intégré, ceux du boîtier ont une influence importante
sur la résonance située vers 2 GHz (pour les paramètres par défaut). Nous allons maintenant
préciser individuellement l'influence des paramètres capacitif et inductif.
0,0001
Gain
10
1
0,1
0,01
0,001
Paramètres par défaut
Résonance boîtier
Paramètres
/5
Paramètres x5
1 10 100 1000 10000
Fréquences (MHz)
Figure IV.38 : Le boîtier influe sur la résonance située vers 2 GHz.
134

Chapitre IV Stéphane Baffreau
135
L'action de la capacité de boîtier se ressent principalement au niveau de la fréquence de
résonance. La Figure IV.39 présente deux courbes dont l'unique paramètre modifié est la
capacité du boîtier. Les valeurs choisies sont de 3 pF et 10 pF. Une nette augmentation de la
fréquence de résonance est observée lorsque la valeur de la capacité diminue.
0,0001
Gain
10
0,1
0,01
0,001
Figure IV.39 : La capacité du boîtier agit sensiblement sur la fréquence de résonance
associée.
Le rôle joué par l'inductance est plus difficile à percevoir. Pour cela, nous avons procédé de la
même façon que pour la capacité, nous avons fait varier la valeur de l'inductance entre 1.5 nH et
6 nH (Figure IV.40).
0,0001
1
Gain
10
1
0,1
0,01
0,001
Capacite
de boîtier
de 10 pF
Capacité
de boîtier
de 3 pF
1 10 100 1000 10000
Fréquences (MHz)
Inductance de boîtier
de 6.0 nH
Première résonance
prédominante
Inductance
de boîtier
de 1.5 nH
Seconde résonance
prédominante
1 10 100 1000 10000
Fréquences (MHz)
Figure IV.40 : L'inductance boîtier agit sur la fréquence de l'anti-résonance.

Chapitre IV Stéphane Baffreau
Le résultat observé montre que l'inductance du boîtier agit sur la fréquence et l'amplitude de
l'anti-résonance. Plus la valeur de l'inductance est grande et plus l'anti-résonance est décalée vers
les basses fréquences et réciproquement. Ce phénomène fait que la susceptibilité n'est plus liée à
une seule fréquence, mais à deux qui sont très proches l'une de l'autre. Cet aspect est observable
sur la mesure (Figure IV.36) pour les fréquences avoisinant le gigahertz.
La capacité de couplage est le dernier élément auquel nous allons nous intéresser. Nous avons
essayé de déterminer si le rôle capital qu'elle joue dans la mesure de susceptibilité l'est également
au niveau simulation. Pour cela, nous avons procédé de façon similaire aux précédentes
évaluations, et nous avons fait varier la valeur de la capacité elle-même. La Figure IV.41 présente
les courbes de simulation obtenues pour des valeurs de capacités de 1 nF et 10 nF.
Les résultats sont en bon accord avec ce que nous attendions, à savoir plus la valeur de la
capacité de couplage est importante, plus la fréquence de résonance associée est basse. De plus,
il est à noter que le gain aux basses fréquences est également fortement affecté. Il est augmenté
d'un facteur 10 entre les deux valeurs de capacités pour les fréquences situées avant la
résonance. En ce qui concerne les fréquences supérieures à la centaine de mégahertz, le
comportement obtenu est identique.
0,0001
Gain
10
1
0,1
0,01
0,001
Capacité d'injection
de 10 nF
Capacité d'injection
de 1 nF
1 10 100 1000 10000
Fréquences (MHz)
Figure IV.41 : La capacité d'injection génère la première résonance.
136

Chapitre IV Stéphane Baffreau
2. Perturbation injectée sur la sortie de synchronisation d'horloge
a. Description du schéma électrique simulé
137
La démarche mise en place pour simuler l'agression sur le réseau d'alimentation nous a permis
d'obtenir des résultats relativement encourageants. Aussi nous avons décidé de suivre un
processus similaire pour simuler l'agression sur la sortie d'horloge de synchronisation ECLK. Nous
allons donc décrire les différents blocs du schéma électrique simulé (Figure IV.42).
Figure IV.42 : Schéma électrique utilisé pour la simulation d'une injection de
perturbation sur la sortie ECLK.
Le cœur du micro-contrôleur étant en fonctionnement, nous avons donc repris intégralement
le schéma décrit dans les paragraphes précédents, auquel nous avons ajouté les éléments
spécifiques à cette simulation. A commencer par séparer les réseaux d'alimentation du cœur et
des entrées/sorties. En effet, le cœur du Barracuda nécessite une tension de 2.5V fournie en
interne par son régulateur, tandis que les entrées/sorties nécessitent une tension de 5V qui
provient du régulateur externe. C'est pourquoi, nous trouvons sur le schéma deux blocs distincts
nommés respectivement "Core Supply 2.5V" et "I/O Supply 5V".
Pour compléter ces groupes d'alimentation, nous trouvons deux groupes qui reposent sur une
structure semblable et décrivent les éléments du boîtier. Cette description est là encore identique
à celle précédemment décrite au paragraphe D.1.a de ce même chapitre.

Chapitre IV Stéphane Baffreau
Enfin, ces deux réseaux d'alimentation, bien que distincts, ont une connexion interne
commune par l'intermédiaire du substrat. C'est pourquoi, nous avons ajouté une résistance de
quelques ohms et une inductance de quelques nanohenrys.
La chaîne d'agression est, quant à elle, sensiblement modifiée puisque la perturbation est
maintenant injectée sur une sortie.
Par conséquent, au niveau du circuit intégré lui-même, nous avons ajouté la résistance de
passage R NMOS du NMOS de sortie de la broche ECLK. En toute rigueur, il aurait fallu ajouter la
résistance du transistor PMOS et faire en sorte que toutes les 0.125 µs surviennent une
commutation, puisque cette sortie commute à la fréquence de 8 MHz. Afin de ne pas compliquer
trop cette première ébauche de modèle, nous avons émis l'hypothèse simplificatrice de ne
considérer que la résistance de passage R NMOS du NMOS. Par conséquent, nous considérons la
sortie comme statique, ce qui est d'autant plus vrai lorsque la fréquence de la perturbation est
élevée.
Devant ce bloc interne au circuit intégré, nous retrouvons les éléments du boîtier, la piste du
circuit imprimé et la capacité d'injection. Enfin nous avons ajouté entre le générateur de
perturbation et la carte Babar, les éléments du modèle de câble coaxial acheminant l'agression.
En effet, la susceptibilité mesurée présentant des défaillances en basses fréquences, nous avons
supposé que leur origine pouvait être liée au câble coaxial d'injection. Par conséquent, nous
avons pris en compte le modèle RLC en pi correspondant à un câble de ce type, comme l'illustre
la Figure IV.42 (en bas à droite).
b. Résultats obtenus
De nouveau nous nous sommes orientés vers des simulations AC pour la mise au point du
modèle. Les résultats obtenus sont présentés à la Figure IV.43.
Comme nous pouvons le voir sur la courbe, le gain est très faible, ce qui implique par
conséquent que la puissance injectée pour perturber le composant doit être très élevée. De plus,
sur la bande de fréquences qui nous intéresse (1 MHz – 1 GHz), le gain reste sensiblement
constant, autrement dit aucun pic n'est très prononcé et donc aucune susceptibilité particulière
n'est à noter.
En outre, ce comportement ne correspond pas à celui que nous avons observé lors de la
mesure et qui est présenté à la Figure IV.44. Dans cette mesure, nous observons très nettement
des susceptibilités à basses fréquences et une sensibilité très élevée autour des 80 MHz. En effet,
quelques de milliwatts suffisent pour perturber le fonctionnement du circuit intégré sous test.
138

Chapitre IV Stéphane Baffreau
139
0,0001
1E-05
1E-06
Figure IV.43 : Simulation AC d'une agression injectée sur la sortie ECLK.
Par ailleurs, nous avons également effectué, sur quelques fréquences, des analyses transitoires
afin d'évaluer le différentiel de puissance injectée entre la mesure et la simulation. Les valeurs
obtenues sont assez éloquentes, puisque la simulation est environ 30 dBm au-dessus de la
mesure, ce qui confirme malheureusement les résultats de la simulation AC.
25
20
15
10
5
0
-5
-10
-15
Gain
0,1
0,01
0,001
Figure IV.44 : Mesure de la susceptibilité lorsque l'injection à lieue sur la sortie ECLK.
Actuellement nous ne pouvons qu'émettre certaines hypothèses auxquelles nous n'avons pas
encore de réponse :
Gain très faible
sur la bande de fréquence
1 MHz - 1 GHz
Les résonances
ne sont pas représentatives
de susceptibilités aiguës
1 10 100 1000 10000
Fréquences (MHz)
Puissance (dBm)
30
Existance de susceptibilité
basse fréquence
Agression injectée
sur la sortie ECLK
Susceptibilité aiguë
à une fréquence spécifique
1 10 100 1000
Fréquences (MHz)

Chapitre IV Stéphane Baffreau
La valeur de certains paramètres ne correspond pas à la réalité de la physique du
composant sous test.
Certains phénomènes existent dans la puce et nous les avons malencontreusement omis.
Le fabriquant de composant a peut être implanté des dispositifs particuliers que nous n'avons
pas considérés.
Un bloc fonctionnel de la puce possède une susceptibilité plus élevée, et nous ne l'avons
pas pris en compte dans la simulation. Ce pourrait être le cas d'un bloc analogique tel que la
boucle à verrouillage de phase qui a probablement un rôle dans la génération du signal
d'horloge interne. Ici, nous ne l'avons pas considérée du fait que l'utilisation d'un quartz est
suffisante pour générer une horloge interne de fréquence moitié : pour notre cas, le quartz est
à 16 MHz et l'horloge interne du Barracuda à 8 MHz.
Le critère choisi n'est pas suffisamment bien adapté pour une simulation d'agression radio
fréquence injectée sur une sortie.
Le banc de mesure comporte un défaut, ou le logiciel de pilotage comporte une erreur.
De nombreuses vérifications ont cependant été faites, selon plusieurs approches et en utilisant
différents instruments, mais aucune anomalies n'a pu être mise en évidence.
IV. CONCLUSION
La réalisation d'un modèle de susceptibilité des circuits intégrés est un problème relativement
difficile à traiter pour plusieurs raisons. Les simulations nécessitent la définition d'un critère de
susceptibilité qui peut s'avérer difficile à mettre en place au niveau des outils de simulation.
De plus, dans une puce aussi complexe qu'un micro-contrôleur, les chemins de couplage à
l'intérieur de la puce sont multiples tout comme la susceptibilité des blocs fonctionnels. Ainsi, des
blocs insoupçonnés peuvent fortement influer sur le comportement immunitaire du composant.
Par ailleurs, sur la bande de fréquences 1 MHz – 1 GHz, les paramètres du modèle du circuit
intégré semblent avoir un impact faible sur la mesure de susceptibilité, par rapport au modèle de
câble, de l'injection et du circuit imprimé. Ceci peut se comprendre en considérant les dimensions
physiques du composant qui sont petites. Cela laisse néanmoins présager que son influence
devrait être plus prononcée pour des fréquences situées au-delà du gigahertz. En contre partie,
les éléments extérieurs à la puce sont d'une grande importance sur cette bande de fréquence.
Enfin, l'ébauche du modèle de susceptibilité des composants donne des résultats en demi
teinte. En effet, en ce qui concerne l'injection d'une perturbation sur le réseau d'alimentation, la
simulation apporte des solutions relativement encourageantes. Par contre, le traitement d'une
140

Chapitre IV Stéphane Baffreau
agression injectée sur une sortie comme celle de l'horloge externe de synchronisation pose des
problèmes bien différents, auxquels actuellement nous n'avons pas encore de réponse.
141

Chapitre IV Stéphane Baffreau
V. REFERENCES
[BAFF99] S. Baffreau, "Mise en œuvre de méthodes de mesures CEM pour un
composant de type micro-contrôleur", Rapport de DEA, INSA
Toulouse, juin 1999.
[CAIG99] F. Caignet, "Mesure et modélisation prédictive des phénomènes
parasites liés aux interconnexions dans les technologies CMOS",
Thèse présentée à l'Institut National des Sciences Appliquées de
Toulouse, pp. 50-52, décembre 1999.
[CALV03] S. Calvet, "Contribution à la réduction de l'émission parasite des
micro-contrôleurs en CMOS sub-micronique", Thèse présentée à
l'Institut National des Sciences Appliquées de Toulouse, Mars 2003.
[DABR98] S. Dabral, T.J. Maloney, "Basic ESD and I/O design", John Wiley and
sons, ISBN 0-471-25359-6, 1998.
[DELOR96] N. Delorme, M. Belville, J. Chilo, "Inductance and capacitance
analytic formulas for VLSI interconnects", Electronic letters, vol. 32,
n° 11, pp. 996-997, may 1996.
[DP25602] Site web http://www.motorola.com MCS912DP256 "Barracuda"
microcontroller, 2002.
[GIAC03] L. Giacotto, "Signal integrity at PCB level", Thèse présentée à
l'Université Joseph Fourier de Grenoble, septembre 2003.
[IBIS02] IBIS I/O Buffer Information Specifications V4.0,
www.eigroup.org/ibis/ibis.html, july 2002.
[ICEM00] IEC 62014-3, "Models of integrated circuits for EMI behavioral
simulation, ICEM", 2000.
[MIC97] MIC5201BM, "200mA Low-Dropout Voltage Regulator, Preliminary
Information", Micrel, 1997.
[ORCAD98] ORCAD, "Release 9 : the power of connection", www.orcad.com,
december 1998.
[PERR02] E. Perraud, "Implanter un capteur de pression UHF dans la roue",
Electronique le mensuel des ingénieurs de conception, pp.56-62,
N°124, avril 2002.
[SZE81] SM Sze, "Physics of semiconductor devices - 2nd edition", Wiley
interscience, ISBN 0471056618, september 1981.
142

Chapitre IV Stéphane Baffreau
[TEM01] IEC 61967 part 2, "Integrated circuits, measurement of
143
electromagnetic emissions, 150 kHz to 1 GHz, TEM cell method",
july 2001.
[VDE02] IEC 61967 part 4, "Integrated circuits, measurement of
electromagnetic emissions, 150 kHz to 1 GHz : measurement of
conducted emissions, 1�/150� direct coupling method", april 2002.

Chapitre IV Stéphane Baffreau
144

Chapitre V
Les logiciels défensifs mis en œuvre
145

Chapitre V Stéphane Baffreau
I. INTRODUCTION
Dans ce chapitre, nous allons mettre en œuvre le micro-contrôleur HC12 de Motorola afin
d'évaluer certaines techniques de protections logicielles. Dans un premier temps, nous nous
intéresserons à des agressions de faibles amplitudes injectées sur une entrée d'un circuit
analogique intégré dans le micro-contrôleur. Pour finir, nous nous focaliserons sur des
perturbations électromagnétiques d'amplitudes plus fortes afin de tester les parties numériques du
circuit intégré.
II. TEST D'UN BLOC ANALOGIQUE : APPLICATION AU DOMAINE DE
L'AUTOMOBILE
Dans ce paragraphe, nous allons mettre en œuvre des méthodes de protections logicielles sur
une application traitant des données analogiques. Dans un premier temps, nous décrirons
précisément l'objectif de l'application, avant de présenter les caractéristiques de la perturbation
électromagnétique injectée. Nous aborderons également les propriétés des différents logiciels
défensifs embarqués avant de terminer par une présentation des résultats de mesures et
l'influence des paramètres logiciels sur l'immunité de l'application.
A. Description générale de l'application
L'application que nous avons considérée est issue du monde automobile et met en œuvre un
capteur de température comme ceux que l'on peut trouver à bord d'une voiture moderne :
température extérieure, intérieure multipoints pour une climatisation personnalisable, moteur afin
d'obtenir une bonne combustion tout en préservant le moteur pour garantir la longévité des
pièces mécaniques, ou des pneumatiques pour prévenir d'un éventuel éclatement. Pour notre
part, ce sont ces deux derniers points qui retiendront notre attention puisque ces éléments
peuvent s'avérer cruciaux pour la sécurité des passagers. Nous nous sommes focalisés sur des
capteurs de températures [TYSK03], mais tout ce qui va suivre peut également être adapté à
d'autres types de capteurs. Les seuls dénominateurs communs sont le caractère analogique de
ces circuits électroniques et le traitement de ces données.
La Figure V.1 présente le schéma de principe de l'application considérée. Au cours d'un
déplacement, la température du moteur d'une automobile fluctue comme indiquée sur le graphe
de gauche. Un capteur de température, via une liaison filaire, transmet les données mesurées à
un convertisseur analogique numérique intégré au sein d'un micro-contrôleur. La valeur alors
convertie est transmise à l'unité arithmétique et logique (ALU). Parmi toutes les fonctions dont il a
146

Chapitre V Stéphane Baffreau
la charge, le micro-contrôleur doit traiter l'information concernant la température et déclencher
une alarme lorsque la valeur dépasse un seuil critique. Le traitement d'une donnée erronée du
fait d'une agression électromagnétique peut conduire à la transmission d'une fausse alarme au
conducteur ou à une réaction inadaptée des autres fonctions telles que celles du contrôle moteur.
147
100
95
90
85
80
75
Température
Capteur
Moteur (°C)
de température
Donnée
analogique Port
ADC
CPU
Mesure Liaison
filaire
Temps
0 1 1 0 0 1 0 0
Valeur convertie
Figure V.1 : Schéma de principe de l'application test.
1. Injection de perturbation sur le convertisseur analogique numérique
Comme nous l'avons vu au paragraphe II.A de ce même chapitre, le Barracuda dispose de
deux convertisseurs analogiques numériques de 10 bits de résolution. Sur la carte BABAR,
seulement un des convertisseurs est utilisable, l'ADC0. Toutes les entrées du second
convertisseur, l'ADC1, sont à la masse.
La partie de gauche de la Figure V.2 présente le schéma électrique définissant les références
de tension de conversion. La référence basse, V RL est directement à la masse tandis que la
référence haute, V RH peut être définie par l'utilisateur à l'aide du pont diviseur de tension
constitué par les résistances R39 et R40. Pour notre part, cette option n'a pas été utilisée. La
résistance R39 est un shunt tandis que la résistance R40 n'est pas montée. De ce fait, la référence
haute correspond aux 5V délivrés par le V DD.
Vdda Barracuda
Vssa
V DD
R39
R40
Références du convertisseur
Barracuda
Figure V.2 : Références (gauche) et dispositif d'agression (droite) du convertisseur
analogique numérique du Barracuda.
La partie de droite de la Figure V.2 illustre le dispositif utilisé pour agresser le convertisseur. Il
est constitué de deux voies : la première permet d'acheminer le signal utile vers l'entrée du
Port
ADC
R13
R14
Dispositif d'agression du convertisseur
?
CADC
ou
Signal
utile
Déclenchement
d'alarme
Pas de
déclenchement
d'alarme
Agress
ADC

Chapitre V Stéphane Baffreau
convertisseur, tandis que la seconde permet de superposer la perturbation. Précisons quelque
peu le contenu de chacune de ces voies.
La partie chargée de transmettre le signal utile repose sur un connecteur SMB (Signal utile)
connecté d'une part à un générateur de signaux et d'autre part à un pont de résistances constitué
par R13 et R14. Ce pont résistif a pour but de limiter la propagation du signal perturbateur vers
le générateur de signaux, et donc de favoriser la superposition du signal d'agression sur le signal
utile au niveau de l'entrée du convertisseur [MAUR99]. Ce dispositif se décline en trois versions
similaires : dans le cas présenté ici, nous n'attaquons qu'une seule entrée du convertisseur. Les
deux autres versions attaquent respectivement 3 et 4 entrées distinctes. L'utilisation simultanée
des trois versions permet ainsi de faire fonctionner l'ensemble des entrées du convertisseur tout
en limitant la surface occupée par les connecteurs SMB sur la carte de test.
En ce qui concerne l'injection de la perturbation, elle est semblable à tout ce que nous avons
vu jusqu'à présent, à savoir un connecteur SMB, ici nommé "Agress ADC", et une capacité de
couplage C ADC. A cela, il faut ajouter un ensemble de micro-interrupteurs qui permettront de
diriger la perturbation radio fréquence vers l'une des trois voire les trois voies de signaux utiles,
en n'ayant recours qu'à un unique connecteur SMB.
Comme pour les dispositifs d'injection de perturbation RF précédemment présentés, nous
avons mesuré la fonction de transfert, au moyen d'un analyseur de réseau, dans le cas de
l'utilisation d'une entrée unique. La Figure IV.26 (partie de gauche) présente les différents
éléments mis en œuvre lors de cette caractérisation.
Analyseur de réseau
Câble
de l'analyseur
de réseau
Câble
de l'analyseur
de réseau
200 Ω
50 Ω
CADC
1nF
Câble
d'injection
Signal
utile
Figure V.3 : Eléments mis en œuvre (gauche) et fonction de transfert (droite) du
dispositif d'injection de perturbation RF sur le convertisseur analogique numérique.
La partie de droite de la Figure IV.26 présente la fonction de transfert obtenue pour des
fréquences comprises entre 40 MHz et 1 GHz. Pour les fréquences inférieures à 200 MHz, plus de
70% de la puissance incidente est transmise, par conséquent, le couplage d'une perturbation RF
sera grandement facilité et d'autant plus efficace.
1
Fonction de transfert
0,1
10 100 1000
Fréquences (MHz)
148

Chapitre V Stéphane Baffreau
149
L'ensemble des connecteurs SMB utilisés pour la mesure de susceptibilité du convertisseur
analogique numérique est répertorié dans la Table V.1. Trois d'entre eux permettent de
transmettre les signaux utiles tandis que le quatrième sert à l'injection de l'agression.
Nom des connecteurs Fonction
1/2 Signal utile Signal utile transmis à 4 entrées
1/8 Signal utile Signal utile transmis à1entrée
3/8 Signal utile Signal utile transmis à 3 entrées
Agress ADC Injection du signal d'agression
Table V.1 : Connecteurs SMB mis en oeuvre pour la mesure de susceptibilité du
convertisseur analogique numérique.
La Figure V.4 montre la disposition des composants et plus particulièrement les différents
connecteurs SMB utiles à la réalisation des mesures de susceptibilité du Barracuda. Le
connecteur situé en bas à droite, "Signal visu", correspond au signal de contrôle de
fonctionnement du micro-contrôleur. Les trois connecteurs, "3/8 signal utile", "1/8 signal utile", et
"4/8 signal utile", situés en bas à gauche de la carte servent à la transmission des signaux utiles
pour le test du convertisseur analogique numérique. Enfin, les trois derniers, "Agress. ADC",
"Agress. Alim.", et "Agress. Clock" sont les points d'injection de la perturbation radio fréquence
que nous avons précédemment décrits.
Agression
de l'ADC
Signaux
utiles
à l'ADC
C48 C47 C46 C45 C44 C43 C42 C41
B21
C18
B3
TP15 TP20
R79
R78
TP16 TP19 TP17
Agress.
ADC
TP18
3/8
Signal
utile
1/8
Signal
utile
4/8
Signal
utile
U1
C22
R12 R11 R14 R13 R16 R15
C26
R53
IC2
W4
B8
B4
TP7
TP6
TP4
C54
R35
R34
R33
R32
R30
R29
R28
C17
TP5 TP8
TP3
TP2
W3
W2
R81
C19
R80
R46
R45
C24
R77
C23
C16
TP10
B22
C31
C30
C33
C34
B18
TP13
TP14
TP12
R51
R61
C32
R54
R48
R38
R37
R31
R36
TP1
R108
R60
R41
R42
R66
R40
R39
Agress.
Reset
R27
B2
C14
R22
R26
R25
R24
R23
R18
R17
R9
Y1
R43
R44
R101
R102
R103
R47
Figure V.4 : Connecteurs nécessaires à la mesure de susceptibilité du Barracuda.
R21
R10
C12
R19
C20
C39
C13
C27
R49
R28
C25
R55
R65
C37
B12
B14
R20
R8
R7
C15
C36
R56
Agress.
Clock
C29
B9 B17
J1
CR1
R6
R5
R52
R50
R102
C40
Agress.
alim.
W1
R4
R3
R2
R1
C11
Signal
visuel
CR2
IC1
C2
C52
C1
R1
B1
R57
R58
R59
R104
R105
R106
R107
CAV1
CAV2
C3
C4
C5
C6
C7
C8
C9
C10
E2
E1
R84
R85
R86
R87
R88
R89
R90
R91
R92
R93
R94
R95
R96
R97
R98
R99
R69
R70
R71
R72
R73
R74
R75
R76
Agression
d'alimentation
Micro
interrupteurs
de sélection
de programmes
Agression
d'horloge
Signal de
contrôle

Chapitre V Stéphane Baffreau
Enfin, pour faciliter l'exploitation de la carte, principalement dans le cas d'agressions de faible
amplitude, un micro-interrupteur, situé en haut à droite, est connecté au Barracuda via un réseau
de résistances de pull-down. L'objectif de ce micro-interrupteur est de permettre la sélection d'un
programme parmi un maximum de 16. L'intérêt majeur de ce dispositif est de pouvoir facilement
changer le programme à exécuter lors d'une série de mesures par exemple. De plus, cela permet
de rendre complètement autonome la carte, dans le cas de démonstration lors de conférence, et
de s'affranchir d'un chargement du logiciel embarqué par l'intermédiaire de l'interface série de
mise au point (SDI – Serial Debug Interface).
2. Définitions
Maintenant que nous avons vu les tenants et aboutissants de l'application, nous allons préciser
certains aspects. En ce qui concerne le matériel mis en œuvre, nous avons recours à la carte de
test BABAR précédemment décrite, et plus particulièrement au dispositif de test du convertisseur
analogique numérique. Le signal provenant du capteur est relié sur le connecteur SMB nommé
"1/8 signal utile", tandis que le signal de déclenchement d'alarme est transmis sur la led et le
connecteur SMB "Signal visu", lui-même relié à l'oscilloscope de contrôle.
La température étant un élément variant peu au cours du temps et notre objectif étant de
pouvoir s'adapter facilement à différents types de capteurs, nous avons simulé le fonctionnement
du capteur au moyen d'un générateur de fonctions. Avant de préciser les caractéristiques du
signal utile provenant du capteur, nous allons définir quelques paramètres relatifs non seulement
au capteur mais également à l'application. Une définition de ces paramètres génériques est
présentée à la Figure V.5.
Figure V.5 : Définition des paramètres génériques.
Les capteurs dépendant de la technologie dans laquelle ils sont fabriqués, ils possèdent une
zone de tension dans laquelle ils sont opérationnels. Cette zone est délimitée par deux
paramètres :
V DD
V SS
Zone opérationnelle du capteur
Tension
Limite supérieure du capteur (LSC)
Zone d'alarme haute
Déclenchement d'alarme haut (DAH)
MaxDelta
Signal de sortie
Echantillon
du capteur
Déclenchement d'alarme bas (DAB)
Zone d'alarme basse
Limite inférieure du capteur (LIC)
Temps
150

Chapitre V Stéphane Baffreau
151
Une limite supérieure du capteur (LSC) qui correspond à la tension maximale que peut
fournir la sortie de ce composant analogique.
Une limite inférieure du capteur (LIC) qui représente le niveau minimum de tension que
peu atteindre la sortie du capteur. Généralement ce niveau est celui de la masse.
De plus, de tels composants analogiques sont caractérisés par leur temps de réponse. Si
l'application effectue un échantillonnage à fréquence constante, ce temps de réponse peut être
traduit sous la forme d'une variation de tension indépendante du temps. Ceci est très intéressant
puisque les traitements, et donc les temps de calcul, qui suivront seront d'autant simplifiés. Cette
variation maximale entre deux échantillons est notée MaxDelta.
Dans le cadre de notre application, deux autres niveaux, indépendants des caractéristiques
physiques du capteur, sont nécessaires :
Le niveau de déclenchement d'alarme haut (DAH) qui délimite la partie basse de la zone
d'alarme haute. Autrement dit, une tension de sortie de capteur au-delà de ce niveau de
tension est génératrice d'alerte. C'est typiquement ce niveau que l'on considère pour signaler
au conducteur ou à d'autres systèmes une température moteur excessive.
Le niveau de déclenchement d'alarme bas (DAB) qui représente le niveau minimum que
le signal du capteur peut avoir avant de pénétrer dans la zone d'alarme basse. De façon
similaire au DAH, une tension de sortie de capteur en-deçà de ce niveau génère une alerte.
Par exemple, ce paramètre permet d'avertir le conducteur de l'éventuelle présence de verglas
sur la chaussée.
3. Mode de conversion utilisé
Parmi les multiples modes de conversion proposés par le convertisseur du Barracuda, nous
avons opté pour celui qui correspondait le mieux à nos besoins, à savoir une conversion en
boucle sur une unique entrée avec génération d'une interruption une fois la valeur convertie
disponible. Ainsi, la conversion peut être considérée comme une tâche de fond indépendante de
l'exécution du programme principal. Le principe de fonctionnement de ce mode de conversion
est présenté à la Figure V.6 sous forme algorithmique. Après une initialisation générale, qui
prend en compte celle du convertisseur, l'ALU et l'ADC fonctionnent parallèlement.

Chapitre V Stéphane Baffreau
Figure V.6 : Principe du mode de conversion utilisé.
La fréquence d'échantillonnage est fixée à 35 kHz, soit une période légèrement supérieure à
28 µs. Ce temps entre deux conversions a été déterminé pour être en accord avec plusieurs
paramètres de l'application et du Barracuda. Le premier correspond à l'échantillonnage d'une
température : les variations étant relativement lentes, quelques points de mesure suffisent. En
contre partie, le convertisseur ne peut être utilisé avec des fréquences d'échantillonnage
inférieures à 20 kHz. Enfin, le dernier paramètre est lié au temps nécessaire pour exécuter les
instructions de traitement de la valeur convertie. L'objectif étant d'avoir un échantillonnage
périodique constant, il est nécessaire de finir le traitement de la valeur courante avant l'arrivée de
la suivante. Ce temps est dépendant du logiciel de test embarqué. Par conséquent, nous avons
considéré le pire cas, c'est-à-dire celui qui requiert le temps d'exécution maximum (Figure V.7).
Convertisseur
Analogique/Numérique
Unité
Arithmétique et Logique
Convertisseur
Analogique/Numérique
4. Description du signal du capteur
Début de conversion
Fin de conversion
Génération d'interruption
Unité
Arithmétique et Logique
Figure V.7 : Répartition du temps dans l'application.
Le capteur simulé pour le test de notre application doit avoir des caractéristiques qui évoluent
dans une certaine bande de tension avec des variations relativement lentes au cours du temps,
comme pourrait le faire un capteur de température conventionnel. Pour satisfaire ces contraintes,
nous avons choisi un signal périodique triangulaire comme l'illustre la Figure V.8.
Initialisation
Programme principal
attente d'interruption
Sous-programme de
traitement de la donnée
Début Fin Début Fin
Début de
traitement
Conversion Int.
Conversion Int.
28.6 µs 28.6 µs
Fin de
traitement
Sous-programme
Logiciel défensif
Prog.
Princ.
Début de
traitement
Fin de
traitement
Sous-programme
Logiciel défensif
28.6 µs 28.6 µs
Prog.
Princ.
152

Chapitre V Stéphane Baffreau
153
V DD
4,5V
4,0V
3,85V
1,15V
1,0V
0,5V
V SS
Figure V.8 : Signal simulé de la sortie du capteur de température.
Les principales caractéristiques que présentent un tel signal sont :
Une amplitude crête à crête égale à 2,7V et un offset de 2,5V. De ce fait, nous
considérons que la température reste nominale durant tout le test, ce qui est conforme à la
réalité d'un tel système d'alarme.
La période du signal est de 5 ms soit une fréquence de 200 Hz. Cette valeur est
également en accord avec les variations de températures que peut rencontrer un moteur au
cours de son fonctionnement.
Tension
LSC
DAH
DAB
LIC
Enfin, le choix d'un signal triangulaire périodique n'est pas anodin. En effet, même si
dans le cas de l'évolution de la température d'un moteur, les pentes ascendante et
descendante n'ont pas des valeurs identiques, on peut facilement en donner une
approximation linéaire. Par ailleurs, autre point qui n'est pas pour nous déplaire, c'est le fait
que deux échantillons successifs auront un DeltaMax facilement définissable. En effet, le
prélèvement des échantillons s'effectuant à temps constant, la pente maximale peut être
définie uniquement à partir des tensions mesurées. Enfin, le signal périodique autorise un
fonctionnement continu du programme embarqué, c'est-à-dire sans réinitialisation, et donc la
réalisation des mesures sur l'ensemble de la plage de fréquences.
5. Description du signal d'alarme
Zone d'alarme haute
Période
5ms
Zone d'alarme basse
Temps
Le signal utile entrant étant défini, nous allons pouvoir nous focaliser sur la génération du
signal de sortie. Ce signal est doublement important. Dans le cadre de l'application, c'est lui qui
va avertir le conducteur d'une surchauffe moteur au travers de l'illumination d'un voyant de
contrôle. Dans notre cadre expérimental, c'est lui qui va nous permettre de détecter des
défaillances induites par les agressions électromagnétiques et d'automatiser la mesure de
susceptibilité. En effet, le signal capteur étant défini pour rester dans une bande de

Chapitre V Stéphane Baffreau
fonctionnement nominal, toute alarme générée résulte inéluctablement d'une défaillance liée à la
perturbation électromagnétique injectée.
Les caractéristiques du signal d'alerte sont étroitement liées aux contraintes de mesures. La
première d'entre elles est bien évidemment de distinguer un signal d'entrée nominal d'un signal
d'entrée dont le niveau a dépassé le seuil de déclenchement d'alarme haut ou bas (DAH ou
DAB). Pour cela, nous aurions pu opter pour un signal binaire simple :
Un niveau bas correspond à un fonctionnement nominal.
Un niveau haut signale un déclenchement d'alarme.
Un tel signal présente l'avantage d'être simple tout en étant facilement détectable par un
système de contrôle tel que celui que nous utilisons : un oscilloscope sur lequel un gabarit est
généré. En contre partie, il possède un inconvénient majeur. Si le micro-contrôleur vient à sortir
du flot de contrôle de l'application, il est fort probable que la sortie ne soit pas rafraîchie et par
conséquent le système de contrôle ne pourra détecter le dysfonctionnement résultant. En
conséquence, le signal d'alarme doit présenter trois états. Deux états qui reflètent l'absence
d'alarme et le bon fonctionnement du micro-contrôleur, ce qui peut être réalisé par un signal
carré périodique. Un troisième état qui indique le déclenchement d'une alarme, pour effectuer
ceci, il faut interrompre la régularité du précédant signal.
La dernière contrainte est imposée par la nature du système de contrôle. En effet, l'utilisation
d'un gabarit pour distinguer le fonctionnement nominal des déclenchements d'alarme nécessite la
génération d'un signal de sortie périodique. Dans le cas contraire, nous assisterions à une dérive
du signal et donc des détections inopinées provoquant inéluctablement une mesure de
susceptibilité erronée. Ce problème peut être facilement résolu par le fait que le signal d'entrée est
lui-même échantillonné à fréquence constante. Par conséquent, on peut utiliser cette propriété
pour synchroniser le signal de sortie.
Afin de respecter les différentes contraintes précédemment présentées, nous nous sommes
orientés sur un signal de sortie dont les caractéristiques sont présentées à la Figure V.9. En
fonctionnement nominal, le signal oscille alternativement entre un niveau logique haut et un bas,
à la fréquence de 35 kHz (Figure V.9 - partie de gauche). Cette fréquence, suffisamment élevée
comparée à celle du signal provenant du capteur (200 Hz), nous permet de prélever un grand
nombre d'échantillons sur une même période (environ 200 points). Dès qu'une alarme est
déclenchée, un burst ou un changement de niveau logique est généré par le micro-contrôleur
provoquant ainsi une sortie de gabarit et donc une détection par le système de contrôle
(Figure V.9 – partie de droite).
154

Chapitre V Stéphane Baffreau
155
Signal
de sortie
Gabarit
de détection
Fonctionnement nominal
Figure V.9 : Caractéristiques du signal d'alarme.
La génération de tels signaux est relativement simple à mettre en œuvre. En effet, nous
partons du principe que la conversion qui vient d'être effectuée ne déclenche pas d'alarme. Donc
dans un premier temps, le signal de sortie est juste complémenté par rapport à l'état de la sortie
précédente. Ceci nous permet d'obtenir ainsi un signal périodique puisqu'il repose sur la
fréquence d'échantillonnage du convertisseur analogique numérique. Dans un second et dernier
temps, on regarde si le signal dépasse l'un des seuils de déclenchement. Si tel est le cas, nous
forçons la sortie une fois à l'état bas puis une fois à l'état haut réalisant ainsi une sortie de gabarit
quelque soit l'état logique courant. La Figure V.10 présente les deux états de fonctionnement
observés au cours d'une mesure. A gauche, aucune alarme n'est déclenchée : le signal de sortie
reste dans le gabarit initialement défini. La partie de droite illustre aussi bien les déclenchements
sur niveaux haut que bas : le signal de sortie est en-dehors du gabarit de contrôle.
Signal de contrôle
Pas d'alarme Alarme déclenchée
Signal
de sortie
Signaux de
déclenchement
d'alarme
Déclenchement d'alarme
Déclenchement
sur niveau haut
Déclenchement
sur niveau bas
Figure V.10 : Etats de fonctionnement au cours d'une mesure.
L'ensemble des fonctions que nous avons citées dans les paragraphes précédents sont
regroupées au sein d'un même programme pour former la version de base des logiciels de test
embarqués. Dans la suite du manuscrit, nous la nommerons indifféremment logiciel de base ou
conventionnel. Cette version, sans aucune protection particulière est très importante puisque c'est
elle qui va nous servir de référence. La Figure V.11 présente l'organigramme de ce logiciel.

Chapitre V Stéphane Baffreau
Non
Figure V.11 : Organigramme du logiciel embarqué de base.
6. Caractéristiques des perturbations
Initialisation
Attente d'une valeur convertie
Inversion du signal
de contrôle
Traitement
de la valeur convertie
Dépassement
d'un des seuils de
déclenchement
? Oui
Déclenchement
du signal d'alarme
Pour toutes les mesures qui vont suivre, le signal d'agression radio fréquence est une sinusoïde
dont les caractéristiques en fréquence et en puissance varient. Bien qu' actuellement ce ne soit
pas le signal le plus répandu dans notre environnement électromagnétique (le burst GSM le
devance sans aucun doute), un tel signal harmonique est particulièrement intéressant puisqu'il
fait partie des signaux les plus perturbateurs. Autre propriété qui plaide en sa faveur, c'est qu'il
soit également l'un des signaux élémentaires utilisés en électronique et que l'on retrouve sous
différentes formes dans des signaux plus complexes (modulations, pulses radar, etc.).
Dans notre étude, ces caractéristiques fréquentielles sont comprises entre 1 MHz et 1 GHz
comme le préconise la méthode DPI [DPI01]. Cet intervalle de fréquences étant constitué de trois
décades, de façon à obtenir une précision suffisante sur l'ensemble de la plage de mesure, nous
avons choisi de prendre une résolution de 100 points par décades. La Table V.2 présente la
résolution fréquentielle pour chacune des bandes de fréquence considérées lors de la mesure.
156

Chapitre V Stéphane Baffreau
157
Bande de fréquence Nombre d'échantillons Résolution
1 MHz – 10 MHz 100 10 kHz
10 MHz – 100 MHz 100 100 kHz
100 MHz – 1 GHz 100 1 MHz
Table V.2 : Résolution fréquentielle du signal d'agression RF.
En ce qui concerne le niveau de puissance injecté, il varie entre un niveau minimum de
–10 dBm et un maximum de 10 dBm et ceci sur toute la gamme de fréquences. Ce choix est
relativement bien en accord avec le caractère analogique de la partie testée du micro-contrôleur.
L'objectif n'étant pas d'obtenir un dysfonctionnement complet du Barracuda, mais de mesurer la
susceptibilité du convertisseur, puis de tester l'efficacité de différents logiciels défensifs.
Physiquement, la perturbation RF est injectée via le connecteur "Agress ADC" et superposée
au signal triangulaire provenant du capteur. Une représentation du signal provenant du capteur
en absence (partie de gauche) et en présence (partie de droite) de perturbation RF est donnée à
la Figure V.12 En présence d'agression, le signal utile est fortement modifié et présente une
largeur en tension exceptionnelle. Si l'on se focalise sur sa composition, on perçoit rapidement la
présence du signal harmonique et l'on retrouve ses caractéristiques. A la vue d'un tel signal, on
comprend aisément que la tension de l'échantillon prélevé en vue d'une conversion digitale
risque d'être fortement erronée.
Figure V.12 : Superposition du signal d'agression sur le signal utile.
Ce phénomène est d'autant plus vrai au regard de la densité de probabilité d'un signal
sinusoïdal comme le montre la Figure V.13. En effet, les valeurs échantillonnées ont une forte
probabilité d'être prises aux extrémités du signal, puisque le signal reste plus longtemps proche
des valeurs 1 et –1 comparé à la valeur moyenne (0). Par conséquent, plus l'amplitude de la
perturbation RF sera grande et plus le niveau de tension prélevé sera éloigné de la valeur initiale
du signal utile.
Signal triangulaire du capteur
en absence de perturbation RF
Perturbation RF superposée
au signal triangulaire du capteur

Chapitre V Stéphane Baffreau
Niveaux
de tension
les moins
échantillonnés
Figure V.13 : Densité de probabilité d'un signal harmonique.
B. Les logiciels défensifs embarqués
Maintenant que nous avons décrit l'application ainsi que le logiciel conventionnel, nous allons
pouvoir nous focaliser sur les logiciels embarqués à caractère défensif. Les paragraphes suivants
présentent les deux versions que nous avons testées et dont le niveau de complexité croît. Bien
que différentes dans leur réalisation, l'approche n'en reste pas moins semblable et constituée de
deux étapes. La première repose sur la détection d'erreur selon des critères que nous préciserons.
La seconde consiste à prendre la ou les décisions en fonction de la situation rencontrée.
1. Low defensive software
Densité de probabilité
1
Cette première version de logiciel défensif est basée sur une unique caractéristique du capteur,
en l'occurrence le domaine de validité en tension. En effet, comme l'illustre la Figure V.14
l'application définit cinq zones qui peuvent, de par leur nature, être regroupées en trois sections.
V DD
LSC
DAH
DAB
LIC
V SS
Tension
0
-1
Zone haute impossible
Zone d'alarme haute
Zone de
fonctionnement
nominal
Zone d'alarme basse
Zone basse impossible
Niveaux
de tension
les plus
échantillonnés
Temps
Figure V.14 : Définition des différentes zones de l'application.
La première est la zone de fonctionnement nominal. Elle est définie entre les niveaux de
déclenchement d'alarme basse (DAB) et haute (DAH). D'un point de vue fonctionnel, elle
158

Chapitre V Stéphane Baffreau
correspond à une plage de tensions dans laquelle, en absence de perturbation, le signal capteur
sera la plus grande partie du temps.
159
La deuxième section est constituée des zones d'alarme haute et basse. Ces deux bandes
sont définies par les niveaux DAH et LSC pour la zone haute et DAB et LIC pour la zone basse.
Une entrée du capteur dans l'une de ces deux zones provoque un déclenchement d'alarme.
La dernière section comprend les zones haute et basse impossibles. Elles sont définies
entre la tension d'alimentation de l'application et LSC pour la zone haute impossible et la
référence de masse et LIC pour la zone basse impossible. Un échantillon qui aurait une valeur
comprise dans l'une de ces deux zones n'aurait pas de signification pour l'application, puisque
l'on considère que le capteur ne peut fournir des tensions inférieures à LIC ou supérieures à LSC.
La définition de ces zones permet donc de déterminer une première protection logicielle que
nous avons mis en œuvre dans le low defensive software.
Le second critère est relatif à la prise de décision. Contrairement au logiciel conventionnel,
une alarme sera considérée comme telle qu'à partir du moment où plusieurs échantillons auront
été successivement mesurés dans une même zone d'alarme. Pour cela, il est nécessaire de définir
une variable et une constante. La variable AlarmNbr reflète le nombre d'échantillons successifs
qui ont été prélevés en zone d'alarme. Et la constante MaxAlarm qui correspond au nombre
maximum que l'on considère avant de déclencher le signal d'alarme. Le principal intérêt est de
s'assurer que l'information à transmettre soit la plus exacte possible.
L'organigramme ainsi obtenu est présenté à la Figure V.15. A chaque fois qu'une nouvelle
valeur est convertie, on regarde sa zone d'appartenance. Dans le cas où la valeur appartient à
l'une des zones d'alarme, un test conditionnel supplémentaire est effectué pour savoir si l'on a
dépassé MaxAlarm détections successives. Si tel est le cas, il y a déclenchement d'alarme, sinon le
compteur courant est incrémenté. Dans tous les autres cas, le compteur courant est réinitialisé à
zéro.
Il est à noter que l'ordre des tests conditionnels est relativement important, d'autant plus
lorsqu'il s'agit d'une application temps-réel. En effet, de cet ordre dépendra la longueur du
traitement et par conséquent le coût supplémentaire en temps d'exécution généré par l'utilisation
d'un logiciel défensif. Pour cela, il faut donc commencer par traiter les cas les plus fréquemment
rencontrés en considérant des conditions nominales, pour finir par les cas exceptionnels.

Chapitre V Stéphane Baffreau
2. Medium defensive software
AlarmNbr = 0
AlarmNbr = 0
AlarmNbr = AlarmNbr + 1
Figure V.15 : Organigramme du low defensive software.
Le medium defensive software correspond à une extension du low defensive software. En
effet, il reprend toutes les fonctions du logiciel précédant et y ajoute un test supplémentaire
portant sur la variation du signal échantillonné. On suppose que la variation entre deux
échantillons ne peut excéder une variation maximale MaxDelta, fixée en accord avec la réponse
du capteur. La variable ValeurPrec correspond à la valeur précédente de l'échantillon dont la
valeur a été considérée comme correcte. Enfin, la variable Delta correspond à la valeur absolue
calculée de la variation entre deux échantillons.
La Figure V.16 présente l'organigramme ainsi obtenu. Les parties supérieure et inférieure sont
similaires à celle de l'algorithme du low defensive software, avec l'ajout d'une mise à jour de la
variable ValeurPrec. La partie intermédiaire correspond au test conditionnel spécifique au
medium defensive software que nous venons juste d'expliciter.
Non
Oui
Oui
Attente d'une valeur convertie
Inversion du signal
de contrôle
Valeur > DAH
ou
Valeur < DAB
? Oui
Valeur > LSC
ou
Valeur < LIC
? Non
AlarmNbr < MaxAlarm
? Non
Déclenchement
du signal d'alarme
160

Chapitre V Stéphane Baffreau
161
Figure V.16 : Organigramme du medium defensive software.
C. Résultats de mesures
Maintenant que nous avons décrit l'ensemble des logiciels que nous avons testés, il ne nous
reste plus qu'à présenter les résultats de mesures obtenus avec les différentes versions.
Auparavant, nous allons préciser quelques points en ce qui concerne les paramètres des logiciels
défensifs dont nous observerons l'influence sur le comportement immunitaire de l'application.
1. Les paramètres logiciels testés
Similaire au
low defensive
software
AlarmNbr = 0
ValeurPrec = Valeur
AlarmNbr = 0
ValeurPrec = Valeur
Spécificité du
medium defensive
software
AlarmNbr = 0
ValeurPrec = Valeur
AlarmNbr = AlarmNbr + 1
L'un des avantages de la mise en œuvre de logiciels réside dans la flexibilité apportée par
l'utilisation de paramètres facilement modifiables. Dans les tests qui ont été effectués, nous avons
agit sur deux valeurs distinctes. Le nombre d'échantillons, MaxAlarm, que nous prélevons avant
de prendre la décision de déclencher l'alarme. Et la tolérance sur la variation entre deux
échantillons, MaxDelta, qui est exprimée en pourcentage de la variation maximale effective du
capteur. La Table V.3 présente les valeurs par défaut des deux paramètres logiciels que nous
avons testés, tout en indiquant à quel type de logiciels ils s'appliquent.
Non
Oui
Oui
Similaire au
low defensive software
Oui
Attente d'une valeur convertie
Inversion du signal
de contrôle
Valeur > DAH
ou
Valeur < DAB
? Oui
Valeur > LSC
ou
Valeur < LIC
? Non
Delta = | Valeur - ValeurPrec |
Delta > MaxDelta
?
Non
AlarmNbr < MaxAlarm
? Non
Déclenchement
du signal d'alarme

Chapitre V Stéphane Baffreau
Paramètres Valeur par défaut Logiciels
MaxAlarm 3 Low et Medium defensive softwares
MaxDelta 100% Medium defensise software
Table V.3 : Valeurs par défaut des paramètres logiciels.
Si l'interprétation de la valeur par défaut du paramètre MaxAlarm ne pose pas de problème, il
n'en est pas forcément de même pour celle de MaxDelta. En effet, l'expression d'une donnée en
pourcentage peut s'avérer peu explicite. La Figure V.17 présente la définition que nous avons
donnée à MaxDelta.
V DD
Variation
maximale
de la réponse
du capteur
V SS
Tension
MaxDelta
=
100%
Signal capteur
en fonctionnement
nominal
Signal capteur croissant
Temps
Tension
Signal capteur
en fonctionnement
nominal
Figure V.17 : Définition de la valeur en pourcentage MaxDelta.
Temps
Précisons cette définition pour le cas d'un signal capteur croissant, celle d'un signal décroissant
se déduisant de manière analogue. Considérons la variation maximale de la réponse du capteur,
c'est-à-dire la caractéristique indiquée par le fabricant. L'échantillonnage s'effectuant à fréquence
constante, seule la variation de tension nous importe. MaxDelta correspond au pourcentage de
tension que l'on ajoute à la variation maximale de la réponse du capteur. Si l'on considère un
MaxDelta de 100%, comme dans le cadre de la Figure V.17, cela signifie que tant que la
variation entre deux échantillons ne sera pas supérieure au double de la variation maximale
capteur, on considèrera la variation comme valide. Dans le cas contraire, elle sera considérée
comme étant due à un dysfonctionnement du capteur ou à une perturbation électromagnétique.
V DD
Variation
maximale
de la réponse
du capteur
V SS
MaxDelta
=
100%
Signal capteur décroissant
162

Chapitre V Stéphane Baffreau
2. Mesure de susceptibilité avec le logiciel conventionnel
163
La mesure réalisée à partir du logiciel conventionnel est particulièrement utile. En effet, ce
logiciel des plus rudimentaire n'intègre ni protection ni paramètre. Par conséquent, ce logiciel va
nous servir de référence.
La Figure V.18 présente le résultat de cette mesure. L'axe des abscisses correspond aux
fréquences de l'agression RF, tandis que l'axe des ordonnées présente la puissance de cette
même perturbation. Pour une fréquence et un niveau de puissance donnés, on obtient un point
de la courbe qui correspond au déclenchement d'une alarme.
Cette mesure est conforme à ce que nous attendions [FIORI00], [BAFF02] et illustre bien le
caractère passe-bas des circuits analogiques. En effet, à partir de 25 MHz, nous observons une
coupure relativement importante en 30 dBm/décade. Par ailleurs, elle confirme également que
les circuits analogiques sont particulièrement susceptibles puisque pour les fréquences inférieures
à la dizaine de mégahertz, quelques dixièmes de milliwatts suffisent à déclencher des alarmes.
Puissance (dBm)
10
8
6
4
2
0
-2
-4
-6
Logiciel
Conventionnel
Confirmation du comportement passe-bas
du convertisseur analogique numérique
Coupure en 30 dBm/décade
Quelques dixièmes de milliwatts suffisent
à perturber le comportement de l'application
1 10 100 1000
Fréquences (MHz)
Figure V.18 : Mesure de référence - le logiciel conventionnel.

Chapitre V Stéphane Baffreau
3. Comparaison des logiciels avec les paramètres par défaut
Notre référence étant déterminée, nous avons effectué des mesures dans des conditions
identiques en mettant en œuvre les deux versions de logiciels défensifs proposées. Les résultats
obtenus sont présentés à la Figure V.19 et comparés à la mesure du logiciel conventionnel.
Puissance (dBm)
10
8
6
4
2
0
-2
-4
-6
Medium
Defensive
Software
Gain
minimum
de6dBm
Logiciel
Conventionnel
Figure V.19 : Comparaison des logiciels avec les paramètres par défaut.
Le low defensive software s'avère être d'une assez bonne efficacité sur l'ensemble de la plage
de fréquences. Cependant pour certaines fréquences, le déclenchement d'alarme à lieu pour un
niveau de perturbation identique à celui du logiciel conventionnel. Ces fréquences semblent être
des multiples et sous-multiples de la fréquence d'horloge du Barracuda. Ce qui se conçoit
relativement bien puisque l'horloge du convertisseur analogique numérique est directement
dérivée de l'horloge principale.
Low
Defensive
Software
Susceptibilité aigue
à des fréquences
particulières
1 10 100 1000
Fréquences (MHz)
En ce qui concerne le medium defensive software, les résultats obtenus sont bien plus
encourageants, puisque l'on obtient au minimum un gain d'immunité de 6dBm sur l'ensemble de
la plage de fréquence testée. Ce gain est même porté à 10 dBm si l'on fait abstraction de la
mesure faite à 1 MHz. Par ailleurs, il est à noter que cette fréquence correspond exactement à la
fréquence d'horloge utilisée par le convertisseur pour réaliser son opération.
Quelque soit le logiciel défensif utilisé, il est intéressant de remarquer que la susceptibilité du
composant analogique n'est plus uniforme sur l'ensemble de la bande de fonctionnement. De
plus, la forte dépendance avec l'horloge interne du convertisseur fait que l'on peut rendre
prédictible une baisse d'immunité à certaines fréquences.
164

Chapitre V Stéphane Baffreau
4. Influence du nombre d'échantillons : paramètre MaxAlarm
165
Comme nous l'avons vu précédemment, le paramètre MaxAlarm est commun aux deux
versions de logiciels défensifs. La Figure V.20 illustre les résultats obtenus sur le low defensif
software pour des valeurs de paramètres égalent à 3 (valeur par défaut) et 10. Avec la dernière
valeur, on observe sur le low defensive software l'atténuation voire la disparition d'une grande
partie des susceptibilités aux fréquences spécifiques.
Puissance (dBm) Low Defensive Software
10
8
6
4
2
0
MaxAlarm
=10
MaxAlarm = 3
-2
1 10 100 1000
Figure V.20 : Influence du paramètre MaxAlarm. Fréquences (MHz)
En ce qui concerne le medium defensive software, le résultat est encore plus éloquent puisqu'il
n'existe plus aucune susceptibilité. En effet, même la plus prononcée d'entre elle qui était située à
la fréquence de 1 MHz a complètement disparue. On obtient ainsi un gain d'immunité d'au
moins 15 dBm sur la bande de fréquences considérée.
Disparition de la plupart
des susceptibilités
aux fréquences particulières
Cependant, ces résultats sont à modérer, tout particulièrement dans le cas de logiciels
embarqués dans des applications temps-réel. En effet, le temps de latence nécessaire pour
prendre une décision peut s'avérer critique. Par conséquent, l'action sur ce paramètre doit
prendre en compte les contraintes de temps imposées par l'application elle-même afin de ne pas
dégrader sa fonctionnalité. Si l'on considère notre cas, attendre 3 ou 10 échantillons n'est pas un
problème majeur puisque l'on passe d'un temps de latence d'environs 86 µs à 286 µs, ce qui est
facilement tolérable pour une alarme de température. Cette remarque étant faite, l'action sur ce
paramètre, bien que délicate dans certaines configurations, s'avère être d'une grande efficacité en
ce qui concerne l'immunité de l'application vis-à-vis des interférences électromagnétiques.

Chapitre V Stéphane Baffreau
5. Influence de la pente : paramètre MaxDelta
Le paramètre MaxDelta est une caractéristique spécifique au medium defensive software et
uniquement à cette version de logiciel défensif. La Figure V.21 montre les résultats obtenus pour
des valeurs de paramètres de 100% (valeur par défaut) et 50%.
Puissance (dBm) Medium Defensive Software
10
9
8
7
6
5
4
3
2
1
MaxDelta
=100%
0
1 10 100 1000
Fréquences (MHz)
Figure V.21 : Influence du paramètre MaxDelta.
On constate que l'influence de la valeur de ce paramètre est moindre puisque le fait de réduire
la tolérance sur la variation entre deux échantillons ne permet que d'éliminer une susceptibilité
locale. Nous sommes forcés de remarquer que les résultats obtenus avec la valeur par défaut sont
déjà de bonne qualité. Donc il semble relativement naturel que l'on n'obtienne pas une très forte
amélioration de l'immunité de l'application.
6. Coût des logiciels défensifs
Maintenant que nous avons vu l'apport bénéfique des logiciels défensifs sur les propriétés
immunitaires de l'application analogique, nous allons nous intéresser aux différents coûts qu'ils
peuvent engendrer. Ces coûts sont essentiellement liés à deux caractéristiques : l'espace mémoire
additionnel et le temps d'exécution supplémentaire. Dans les deux cas, pour que nos évaluations
prennent tout leur sens, il faut pouvoir les comparer. Là encore, c'est le logiciel conventionnel qui
va nous servir de référence.
MaxDelta
= 50%
Dans un premier temps, nous considérons l'espace mémoire additionnel. La Table V.4 donne
les caractéristiques de chacun des trois logiciels testés et l'augmentation relative. Ces données
sont reprises sous forme de camembert par la Figure V.22.
166

Chapitre V Stéphane Baffreau
167
Logiciels
Espace mémoire
(octets)
Augmentation
relative (%)
Logiciel conventionnel 88 -
Low defensive software 184
Medium defensive software 202
Table V.4 : Comparaison de l'espace mémoire nécessaire aux logiciels.
Espace mémoire
(octets)
250
200
150
100
Logiciel
conventionnel
Figure V.22 : Espace mémoire additionnel nécessaire aux logiciels défensifs.
Quelque soit le logiciel défensif considéré, l'espace mémoire nécessaire est plus que doublé.
Cette contrainte aurait très certainement été trop forte pour des applications embarquées il y a
quelques années, mais avec les progrès technologiques actuels, l'ajout de quelques centaines
d'octets de code reste acceptable. D'autant plus que les programmes ont été réalisés en langage C
avant d'être chargés sur la puce. Par conséquent, une optimisation reste encore possible pour
chacun des logiciels, que ce soit les logiciels défensifs ou le logiciel conventionnel. De plus, il est à
noter que la tâche effectuée par le logiciel conventionnel est pratiquement nulle, donc dans un
cas d'application plus complexe l'augmentation relative serait moindre.
Considérons maintenant le coût en terme de durée d'exécution du programme. Pour obtenir
une évaluation suffisamment représentative de la réalité, nous nous sommes intéressés à deux
configurations. La première est celle que l'application rencontrera le plus souvent à savoir un
environnement peu perturbé. Dans ce cas, le programme teste les valeurs prélevées pour
s'assurer de leur conformité, puis il exécute sa tâche. La seconde situation correspond à une
activité dans un environnement suffisamment faiblement perturbé pour que les fonctions digitales
du micro-contrôleur ne soient pas affectées, comme celui rencontré lors de nos mesures. Dans
cette situation, le programme teste les échantillons, traite les valeurs erronées et exécute sa tâche.
Cette situation a un double intérêt puisqu'elle nous permet de comparer non seulement les
logiciels entre eux, mais également d'observer l'évolution, pour un même logiciel, du temps
d'exécution dans deux situations différentes.
50
0
88
184
Low Defensive
Software
202
Medium Defensive
Software
109
130

Chapitre V Stéphane Baffreau
La Table V.5 donne les temps d'exécution aussi bien en nombre de cycles d'horloge que de
microsecondes. Elle fournit également l'augmentation relative de ces temps pour les deux
situations envisagées.
Que ce soit en absence ou en présence perturbation RF, le temps d'exécution du logiciel
défensif est sensiblement plus long que pour le logiciel conventionnel. Ce résultat peut sembler
surprenant dans une première approche puisque les flots de contrôle sont différents. Mais cela
signifie également qu'ils sont de durées sensiblement équivalentes, ce qui n'est pas pour nous
déplaire.
Sans
perturbation
Avec
perturbation
Logiciels
Temps
d'exécution
(Cycles)
Temps
d'exécution
(µs)
Augmentation
relative (%)
Logiciel conventionnel 83 10,375 -
Low defensive software 123 15,375
48
Medium defensive
software
123 15,375
48
Logiciel conventionnel 85 10,625 -
Low defensive software 129 16,125
52
Medium defensive
software
130 16,250
53
Table V.5 : Comparaison des temps d'exécution des logiciels.
Par ailleurs, les différences entre les performances des logiciels défensifs sont très faibles.
Autant cela était prévisible pour l'exécution en conditions favorables puisqu'ils reposent sur une
structure similaire. Autant cela ne l'était pas pour la situation perturbée puisque là encore, les flots
de contrôle sont différents. La Figure V.23 présente les résultats obtenus pour le logiciel le "plus
défavorable" en terme de coût temporel, c'est à dire le medium defensive software.
Temps d'exécution sans perturbation RF Temps d'exécution avec perturbation RF
Temps d'exécution
(µs)
16
14
12
10
8
6
4
2
0
10,375
15,375
15,375
Logiciel
conventionnel
Low Defensive
Software
Medium Defensive
Software
Temps d'exécution
(µs)
Logiciel
conventionnel
Low Defensive
Software
Medium Defensive
Software
Figure V.23 : Comparaison des temps (µs) d'exécution des logiciels.
Enfin, à la vue de l'ensemble des résultats présentés, l'utilisation de logiciels défensifs pour des
applications traitant des données analogiques est une bonne solution pour améliorer le niveau
18
16
14
12
10
8
6
4
2
0
10,625
16,125
16,250
168

Chapitre V Stéphane Baffreau
d'immunité aux perturbations électromagnétiques. En outre, les gains obtenus, ainsi que les
temps d'exécution sont favorables au medium defensive software, bien qu'il soit un peu plus
gourmand, en terme d'espace mémoire, que la version low defensive software.
III. REALISATION DU TEST D'UN BLOC DIGITAL
169
Dans les paragraphes qui vont suivre nous allons décrire les tests effectués sur le micro-
contrôleur en se focalisant sur un bloc essentiel à son fonctionnement : la mémoire RAM. Le but
est de détecter des données corrompues dues à des perturbations électromagnétiques. Pour cela,
nous allons injecter des agressions globales et de forte puissance. Les tests sont de nouveau
réalisés sur la carte de test Babar, mais les perturbations RF sont injectées au niveau du réseau
d'alimentation ou de la sortie d'horloge permettant la synchronisation de composants externes.
Dans un premier temps nous présenterons quelques généralités sur les tests effectués. Puis
nous détaillerons les injections d'agression sur le réseau d'alimentation et la sortie d'horloge
ECLK. L'objectif de ces perturbations globales étant de générer des erreurs au niveau de la RAM
et de les détecter via le logiciel embarqué.
A. Description générale
Selon toute vraisemblance la RAM est la mémoire intégrée sur le Barracuda qui présente la
susceptible la plus grande [KLEIN91], [OHAR01]. Ainsi, nous nous sommes focalisés sur la mise
en œuvre de programmes de test, en utilisant la liaison mémoire / ALU.
Partant de l'expérience acquise lors de la réalisation de la mesure de susceptibilité sur les
parties analogiques du micro-contrôleur, nous avons choisi de reproduire un processus de test
similaire. Par conséquent, le programme exécute deux fonctions principales. La première
concerne le traitement des informations en RAM. La seconde génère le signal de contrôle utile à
la mesure de la même façon que précédemment pour le test du convertisseur.
Détaillons la première fonction qui correspond au programme principal. Afin d'effectuer le test
de la mémoire sur une plage d'adresses la plus large possible, nous avons divisé l'intégralité des
12k de RAM en deux sous-blocs de même taille dont la gestion est semblable à celle d'un
tableau. De plus, nous avons réalisé deux types de programmes pour répondre non seulement à
des tests en lecture mais également en écriture. En effet, nous avons émis l'hypothèse que la
susceptibilité des deux fonctions différait. Les organigrammes de test en écriture et de test en
lecture sont respectivement présentés sur les parties de gauche et droite de la Figure V.24.
Dans le cas de la lecture, l'exécution du programme s'effectue de la manière suivante. Après
une courte phase d'initialisation à caractère général, le premier tableau est recopié dans le

Chapitre V Stéphane Baffreau
second. Cette étape est réalisée en absence de perturbations afin de garantir l'égalité du contenu
des deux blocs mémoire. La seconde étape, effectuée sous agression électromagnétique, est
composée de deux séries d'instructions chargées de faire une lecture puis une comparaison entre
deux octets appartenant aux deux blocs. En fonction du résultat de la comparaison, si deux
octets ont une valeur identique le test se poursuit, dans le cas contraire un signal de détection
d'erreur est généré. Ce second cas de figure met un terme à la mesure en cours, définissant ainsi,
la fréquence et l'amplitude de la perturbation injectée à l'origine du dysfonctionnement.
Figure V.24 : Algorithme des programmes de test de la RAM en lecture (gauche) et en
écriture (droite).
Le test en écriture repose sur le même genre d'algorithme. Une différence majeure apparaît du
fait de la présence continue de l'agression, exception faite de la phase d'initialisation générale. Le
fait de ne plus se préoccuper de la présence de l'agression est relativement intéressant d'un point
de vue algorithmique puisqu'il simplifie grandement la mise en œuvre logicielle. En effet, le
programme recopie l'ensemble du premier tableau dans le second, puis effectue la comparaison
des deux tableaux en boucle infinie.
La Figure V.25 présente les différents états que l'on peut rencontrer au cours d'une mesure
susceptibilité.
LecturedelaRAM
Oui
Non
Initialisation générale
Agression
?
Non
Copie des tableaux
Lecture et comparaison
des tableaux (sous-agression)
Existance d'erreur
?
Oui
Signalement d'erreur
Ecriture en RAM
Non
Initialisation générale
Copie intégrale des tableaux
(sous-agression)
Lecture et comparaison
des tableaux (sous-agression)
Existance d'erreur
?
Oui
Signalement d'erreur
170

Chapitre V Stéphane Baffreau
171
Gabarit de contrôle Signal de sortie
Fonctionnement nominal.
Sorties due à une détection logicielle
Détection logicielle effective.
Figure V.25 : Ecrans d'oscilloscope reflétant l'état du micro-contrôleur sous test.
L'écran situé en haut à gauche illustre un fonctionnement nominal, c'est-à-dire que
l'agression n'influe peu voire pas sur le comportement du micro-contrôleur. De ce fait, aucune
détection logicielle n'est perçue et le signal de contrôle n'est pas déformé.
L'écran en haut à droite montre le cas où la perturbation est suffisamment importante
pour déformer le signal de contrôle. Cette déformation est en fait la superposition du signal
d'agression RF sur la sortie. Ici, le micro-contrôleur est opérationnel, dans le sens où
l'exécution du programme n'est pas interrompue. De plus, le critère de mesure étant de
détecter en changement de bit dans la mémoire, nous avons grandement augmenté la
tolérance en tension sur le gabarit de l'oscilloscope. Malgré cela, il arrive que la mesure puisse
être interrompue par une sortie de gabarit.
La fenêtre en bas à gauche présente un cas d'arrêt de la mesure dû à une détection
logicielle d'un changement de bit en mémoire.
Le dernier écran en bas à droite illustre le cas où le micro-contrôleur est complètement
hors-service. Là encore, la mesure est interrompue et fournit un nouveau point de défaillance
qui est fonction de la fréquence de la perturbation et de son niveau d'amplitude.
Par conséquent, la principale difficulté de ce genre de mesure réside dans le fait qu'une
détection due à un changement de bit, une défaillance de l'instruction de comparaison ou un
dysfonctionnement complet du micro-contrôleur sont très difficiles à distinguer au niveau du
point de mesure lui-même. De plus, la détection d'un changement de bit peut avoir lieu en début
de changement de niveau et une fois atteint le niveau d'amplitude désiré, le micro-contrôleur
peut ne plus être opérationnel.
Superposition de la perturbation sur la sortie
Fonctionnement sous forte agression
sans détection logicielle.
Perte du signal de sortie
Défaillance complète du micro-contrôleur.

Chapitre V Stéphane Baffreau
B. Perturbation injectée sur le réseau d'alimentation
Pour faire cette mesure, nous utilisons les deux programmes de test précédemment décrits. La
perturbation électromagnétique est directement injectée sur la carte Babar au travers du dispositif
de couplage constitué du connecteur "Agress. Alim" et de la capacité "C Alim". Les résultats obtenus
pour les deux logiciels sont présentés à la Figure V.26.
Comme on peut le constater sur la courbe de susceptibilité, quelque soit le programme
chargé, la mesure reste identique sur l'ensemble de la plage de fréquences. Par conséquent, nous
pouvons émettre plusieurs hypothèses concernant les défaillances et/ou détections observées :
La lecture de la RAM est au moins autant voire plus susceptible que l'écriture. En effet, le
programme de lecture effectuant une écriture sans agression, nous sommes sûrs que les deux
blocs mémoire soient identiques au début de la mesure. Par ailleurs, le programme d'écriture
utilise le même principe de lecture/comparaison des données, donc si la corruption s'effectue
au niveau de la lecture en RAM, les mesures seront semblables à celles que nous obtenons.
Parmi toutes les instructions que nous utilisons, l'une d'entre-elles peut être commune aux
deux programmes et présenter une susceptibilité aiguë [VICK97]. Dans les deux cas que nous
venons de citer, nous n'avons pas pu vérifier si telle était le cas.
La détection logicielle est trop peu efficace ou la RAM suffisamment immunisée, ce qui se
traduit par une mise hors service générale du micro-contrôleur avant même qu'une
signalisation d'erreur ait pu être transmise au système de contrôle.
La dernière hypothèse, qui rejoint quelque peu la précédente, est que le régulateur de
tension qui alimente le micro-contrôleur est défaillant avant le Barracuda. De ce fait, le circuit
intégré n'étant plus alimenté, il n'est plus capable d'assumer l'exécution du programme
chargé.
Puissance (dBm)
30
25
20
15
10
5
Programme
d'écriture en RAM
Programme de
lecture de la RAM
0
1 10 100 1000
Fréquences (MHz)
Figure V.26 : Comparaison des logiciels de test de la RAM en lecture et en écriture.
172

Chapitre V Stéphane Baffreau
173
Pour conclure sur ce résultat de mesure, nous pouvons affirmer qu'il est difficile de connaître
l'efficacité réelle que peut avoir le logiciel embarqué dans le cas d'injection de forte perturbation.
En effet, il est fort probable que l'ensemble des hypothèses précédemment citées soient
coexistantes. En outre, la mesure réalisée ne permet pas de distinguer une détection logicielle
d'une susceptibilité matérielle car il faudrait pouvoir analyser en temps-réel la forme du signal de
contrôle. Par conséquent, nous ne pouvons distinguer si la susceptibilité est en relation avec une
défaillance de la mémoire ou avec celle d'un autre bloc fonctionnel du micro-contrôleur.
Par ailleurs, l'agression du réseau d'alimentation étant très générale, nous ne pouvons être
certains que la mesure reflète la susceptibilité du composant sous test, mais plutôt la susceptibilité
de l'ensemble des composants présents sur la carte. Cela s'apparente donc plus à une mesure
système plutôt qu'à une mesure composant. Pour remédier à ce problème, il faudrait pouvoir
isoler l'alimentation du composant du réseau d'alimentation de la carte.
C. Perturbation injectée sur l'arbre d'horloge
Parmi les éléments vitaux au fonctionnement d'un micro-contrôleur, l'horloge est sans aucun
doute un des plus importants. C'est pourquoi, nous avons décidé de la tester en utilisant de
nouveau les programmes de lecture et d'écriture en RAM. Pour cela, le Barracuda a été configuré
en "mode étendu" pour émettre un signal de synchronisation extérieur par l'intermédiaire de la
sortie ECLK. Et c'est donc sur cette sortie que nous avons injecté la perturbation radio fréquence.
Le principal avantage de cette mesure est que, contrairement à la mesure sur le réseau
d'alimentation, elle met en jeu uniquement le micro-contrôleur. En effet, la sortie ECLK est mise
à la masse au travers d'une résistance de 10 k�, ce qui nous permet de limiter l'injection de la
perturbation vers le réseau de masse de la carte, tout en conservant la possibilité d'utiliser cette
sortie pour d'autres tests.
Les résultats de mesure entre le programme de lecture et celui d'écriture en RAM étant de
nouveaux identiques, nous ne présentons que l'une des mesures et la comparons aux résultats
obtenus avec l'injection de perturbation sur l'alimentation (Figure V.27).

Chapitre V Stéphane Baffreau
Amplitude (dBm)
30
25
20
15
10
5
0
-5
-10
-15
Figure V.27 : Mesure de la susceptibilité pour une perturbation injectée sur la sortie de
synchronisation ECLK.
La différence aux basses fréquences est assez éloquente puisque l'on note des différences qui
vont de 5 à 25 dBm. Tandis que le réseau d'alimentation ne semble pas susceptible aux
fréquences inférieures à 80 MHz, la sortie de synchronisation d'horloge présente pour sa part
quelques faiblesses qui peuvent s'avérer très importantes : la mesure à 80 MHz révèle que
quelques centièmes de milliwatts suffisent à provoquer une susceptibilité. Par ailleurs, il est bon
de remarquer que le réseau d'alimentation bénéficie de capacité de découplage qui servent de
tampon contre les fluctuations d'alimentation et donc permettent certainement de rehausser le
niveau d'immunité de la puce. Enfin, pour les fréquences supérieures à 80 MHz, une similarité
des formes des courbes est observée, ce qui laisse envisager que nous avons affaire à une
susceptibilité matérielle plutôt qu'une détection logicielle.
IV. CONCLUSION
Agression injectée
sur l'alimentation
Comme nous avons pu le voir dans les paragraphes précédents, les solutions logicielles de
protection d'application contre les perturbations radio fréquence présentent de fortes disparités.
Leur efficacité est fortement dépendante du type des informations électriques qu'elles doivent
traiter ainsi que du niveau de perturbation qu'elles subissent.
Agression injectée
sur la sortie ECLK
1 10 100 1000
Fréquences (MHz)
En effet, le traitement logiciel d'informations analogiques agressées par des signaux de faible
amplitude présentent une efficacité très intéressante. Ceci est en relation directe avec le principe
174

Chapitre V Stéphane Baffreau
général de fonctionnement des logiciels temps réel embarqués qui partent d'une détection (valeur
d'entrée) et qui agissent en fonction des événements du passé plus ou moins proche.
175
En ce qui concerne les logiciels à caractère plus général, les performances sont plus difficiles à
évaluer pour plusieurs raisons. La première d'entre-elles vient du fait que la perturbation injectée
est beaucoup plus violente que celle que nous utilisions pour les logiciels de traitement
analogique. De ce fait, même si le logiciel a le temps de détecter un dysfonctionnement, il en
dispose de très peu pour pouvoir le traiter. De plus, le traitement qu'il effectue ne peut être
suffisamment sûr vu les conditions environnementales. Enfin, la détection de défaillance, au
moins dans le cadre de mesure, est bien souvent le signe que le micro-contrôleur est sur le point
d'être mis inopinément hors-service.
Par conséquent, même si les logiciels à caractères généraux semblent manquer d'efficacité
pour le traitement temps-réel en environnement fortement perturbé, un bon compromis est de
mettre en place différents dispositifs. A commencer par une bonne gestion de la réinitialisation du
micro-contrôleur afin qu'il redevienne opérationnel le plus rapidement possible. Les mécanismes
de reprise les plus appropriés à l'application considérée via, par exemple, des sauvegardes
intermédiaires, en mémoire non volatile, des données les plus cruciales.

Chapitre V Stéphane Baffreau
REFERENCES
[BAFF02] S. Baffreau, G. Motet, E. Sicard, "La protection des micro-
contrôleurs aux agressions électromagnétiques", CEM EXPO 2002,
Paris (France), 2002.
[FIORI00] F. Fiori, "Prediction of RF Interference effects in Smart Power
Integrated Circuits", IEEE , pp. 345-347, 2000.
[DPI01] 47A/526/NP, IEC 62132 part 3, "Direct power injection to measure
immunity against conducted disturbances of integrated circuits up to
1 GHz", august 2001.
[KLEIN91] R. Klein, B. Clauzade, "Effets des perturbations électromagnétiques
sur certains équipements", Cahiers de notes documentaires n°142,
INRS, 1 er trimestre 1991.
[MAUR99] O. Maurice, J. Pigneret, "Susceptibilité des composants
numériques", CEM COMPO 99, pp.40-45, janvier 1999.
[OHAR01] M. O'Hara, "EMC at component and PCB level", Newnes Edition,
ISBN 0-7506-3355-7, pp. 99-100, 2001.
[TYSK03] L. Tysk, "Software error detection of hardware failures due to
electromagnetic interference", Master soutenu à l'Institut National
des Sciences Appliquées de Toulouse, mars 2003.
[VICK97] R. Vick, E. Habiger, "Evaluations of microcontroller susceptibility to
impulsive electromagnetic disturbances", EMC Zurich 97, pp.53-57,
section 10B5, ISBN 3-9521199-1-1, february 1997.
176

Conclusion et perspectives
177

Conclusion Stéphane Baffreau
Jusqu'à présent au LESIA, les principaux travaux de recherche dans le domaine de la
compatibilité électromagnétique des composants concernaient essentiellement l'émission parasite.
Ce travail de thèse a apporté au laboratoire une compétence supplémentaire en CEM des
composants : la susceptibilité des circuits intégrés.
Par le biais de mes travaux, j'ai initié un rapprochement entre deux activités de recherche qui
jusqu'à ce jour étaient indépendants au LESIA, la sûreté de fonctionnement des systèmes et la
compatibilité électromagnétique, ouvrant ainsi l'accès à de futures publications conjointes dans
ces deux disciplines.
Nous faisons ci-après un bilan sur les trois principaux aspects abordés dans ce manuscrit.
Dans un premier temps nous reviendrons sur le banc de test de susceptibilité des composants,
puis nous nous pencherons sur le modèle ICIM, pour finir par les logiciels défensifs.
I. LE BANC DE TEST DE SUSCEPTIBILITE
Pour ma part, la conception et la mise au point du banc de test de susceptibilité ont été très
enrichissantes. En effet, au travers de plusieurs projets multidisciplinaires, j'ai découvert le monde
de l'interfaçage et la gestion de multiples appareils de mesures, via le protocole GPIB. De plus,
cette expérience m'a permis de découvrir les difficultés et les bienfaits de la fonction
d'encadrement.
II. LE MODELE ICIM
L'ébauche de modèle de susceptibilité de composant qui a été proposée est une première
pour un composant aussi complexe qu'un micro-contrôleur. En effet, jusqu'à présent les modèles
proposés étaient généralement spécifiques à des composants discrets voire des portes
élémentaires telles que des inverseurs.
Par ailleurs, les résultats de simulation pour une perturbation radio fréquence injectée sur
l'alimentation sont très encourageants. Et le fait que certains écarts entre la mesure et la
simulation restent encore inexpliquées sont autant d'intérêts pour la poursuite du développement
de ce modèle. Par ailleurs, les pistes explorées concernant l'injection d'une perturbation sur une
sortie (d'horloge de synchronisation) ne donnant pas aujourd'hui totale satisfaction, elles
constituent un nouvel enjeu. Enjeu qui est d'autant plus intéressant pour les fabricants de circuits
intégrés, puisqu'un tel outil intégré dans le flot de conception leurs permettrait de valider le
niveau d'immunité de leur composant avant même l'envoi en fabrication.
De plus, un tel modèle possède un autre atout majeur puisqu'il représente, pour les fabricants
de circuits intégrés, un moyen d'informer leurs clients sur la susceptibilité de leurs composants de
178

Conclusion Stéphane Baffreau
façon non confidentielle, ce qui leur permettrait de simuler l'immunité au niveau circuit imprimé
puis système. Cet aspect pourrait être officialisé par le développement d'une proposition de
norme.
179
III. LES LOGICIELS DEFENSIFS
La mesure de l'efficacité de logiciels défensifs embarqués dans des applications à base de
micro-contrôleur est aussi novatrice. En effet, jusqu'à présent, beaucoup de recommandations de
conception de programmes en vue d'améliorer la protection des systèmes ont été proposées sans
mesures à l'appui. D'autres travaux de recherche ont été menés sur la susceptibilité individuelle
des instructions mais aucun n'a montré l'influence effective que le logiciel embarqué peut avoir
sur la susceptibilité d'un composant programmable.
Les résultats obtenus sont satisfaisants pour des applications traitant des informations
analogiques dans des milieux faiblement perturbés. En effet, les fautes dues à des agressions RF
de faible niveau de puissance peuvent facilement être détectées et tolérées, ce qui permet à
moindre coût d'augmenter le niveau d'immunité d'un système embarqué critique. Pour ce qui
concerne le traitement des données digitales, les résultats sont plus difficiles à apprécier, puisque
la détection est elle même plus difficile à mettre en place. Cependant, des précautions doivent
être prises dès la conception du logiciel afin de pouvoir traiter aux mieux les erreurs dues aux
champs électromagnétiques, d'autant plus lorsqu'il s'agit de systèmes critiques. Ainsi, la solution
qui l'on pourrait retenir afin de faciliter la conception, tout en assurant un niveau de fiabilité
satisfaisant, consiste à créer des compilateurs orientés CEM. Pour cela, une étude de la
susceptibilité du jeu d'instructions est nécessaire afin de n'utiliser que celles qui présentent un
niveau immunitaire suffisamment élevé.
IV. PERSPECTIVES
Enfin, avec l'engouement pour les micro-systèmes, la problématique de la susceptibilité des
micro-contrôleurs, qui jusqu'à présent était orientée champs lointains, va devoir se préoccuper
également des phénomènes de champs proches. En effet, les micro-systèmes sont essentiellement
des capteurs ou des actionneurs nécessitant des tensions élevées en présence d'une unité de
commande voisine telle qu'un micro-contrôleur. Par conséquent, nous pressentons de nouvelles
susceptibilités où la multi-compétence conception logicielle et matérielle peut s'avérer très
efficace.

Conclusion Stéphane Baffreau
180

Annexes
181

Annexes Stéphane Baffreau
ANNEXE 1 – REGIMES DE FONCTIONNEMENT DES TRANSISTORS MOS ET
EQUATIONS ASSOCIEES POUR LE MODELE MOS DE NIVEAU 1.
Le régime bloqué
Le régime linéaire ou ohmique
I
V GS < V T I DS = 0
]
2 ² V
ox W
DS
� � � n [ ( VGS
� VT)
VDS
(équation AI.1)
eox
L
DS �
mais du fait que V DS

Annexes Stéphane Baffreau
ANNEXE 2 – PRINCIPALES CARACTERISTIQUES DU PROTOCOLE CAN.
183
Sans entrer dans les détails de ce protocole complexe [CAN93], nous allons présenter dans
cette annexe ses principales caractéristiques. Nous verrons ainsi le contenu d'une trame et une
brève présentation des principaux mécanismes de détection d'erreur avant de présenter les
caractéristiques électriques de ce protocole.
a. La trame et son contenu
Avant de nous intéresser aux différentes trames, il est bon de préciser le mode de
communication particulier du protocole CAN. Comme nous l'avons vu au paragraphe VI.A du
chapitre III, le réseau fonctionne en multi-maître, c'est-à-dire de façon similaire à une
conversation entre personnes "de bon sens". Autrement dit, toutes les stations peuvent "prendre
la parole" quand bon leur semble et transmettre les informations à l'ensemble du réseau. Afin
d'éviter la "cacophonie", certaines règles de priorités sont définies en fonction de l'importance du
message à transmettre. Si l'on s'intéresse au domaine de l'automobile, on comprend aisément
qu'un message émanant d'un organe de sécurité, tel que l'ABS, l'ESP ou l'Airbag, soit prioritaire
sur un message provenant d'un organe pour le confort des passagers (climatisation, lève-vitres,
etc.).
Il est également important de savoir que les informations circulant sur le réseau n'ont pas de
destinataire prédéfini. C'est-à-dire que la station qui émet une trame, ne génère aucune adresse
particulière. L'unique élément qu'elle attend est un acquittement, provenant d'une des autres
stations du réseau, lui confirmant ainsi que son message a été correctement transmis. Par ailleurs,
il faut noter que l'information transmise n'est pas forcément traitée par les stations qui acquiescent
la bonne réception de la trame. C'est pourquoi, bien souvent, on parle de "transmission dans le
brouillard".
La version 2.0 du protocole propose deux formats de trames afin de couvrir le plus grand
nombre d'applications. La version standard, nommée 2.0A, que nous allons décrire dans les
paragraphes suivants. La version étendue (2.0B) qui est dédiée à des applications particulières
nécessitant un nombre élevé de niveaux de priorité distincts. Cette version 2.0B se différencie de
la version standard par une longueur de trame accrue. L'unique paramètre à l'origine de cette
augmentation est la définition des niveaux de priorités codés sur 29 bits pour la version étendue
contre 11 pour la version standard.
Les trames définies par le protocole CAN sont au nombre de cinq :
La trame de données qui permet de véhiculer les informations sur le bus physique et dont
nous verrons le contenu en détail ci-après.

Annexes
La trame de requête qui est émise par une station en demande d'information.
La trame d'erreur qui peut être émise aussi bien par une station émettrice que par une
station réceptrice. L'objectif de cette trame est de signaler toutes les erreurs détectées et de
mettre un terme à la transmission en cours pour libérer le bus.
La trame de surcharge qui est émise par une station réceptrice signalant ainsi aux autres
stations du réseau que son buffer de réception est plein et qu'elle ne pourra momentanément
plus traiter de nouvelles informations.
L'intertrame qui, comme son nom l'indique, sert à distinguer deux trames.
Maintenant que nous avons pris connaissance des différentes trames existantes, nous allons
entrer dans le détail de celle, qui en fonctionnement nominal, est sans conteste la plus utilisée : la
trame de données (Figure A2.1). Elle est constituée de 7 champs et peut contenir au maximum
88 bits dans la version standard (CAN 2.0 A) du protocole.
Début de trame
Figure A2.1 : Détail du contenu de la trame de données.
Avant de détailler le contenu de chacun des champs constituant la trame, nous allons préciser
quelques termes utiles pour une bonne compréhension. En effet, les bits composants une trame
sont définis non pas par des états haut (1) ou bas (0), mais par des niveaux récessif ou dominant.
Ainsi, lorsque le bus est au repos, le niveau appliqué correspond à un niveau récessif.
Ceci étant dit, nous allons pouvoir nous pencher sur le contenu des différents champs. Le
premier à considérer est le début de trame. Il est défini par un bit dominant dont l'objectif est de
"réveiller" l'ensemble des stations présentes sur le réseau et ainsi de synchroniser la
communication.
Niveau récessif
1 11 1 1 1 4 0-64
15
1 1 1 7
Champs d'arbitrage
Champs de commande
Champs de données
Champs de CRC
Niveau dominant
Stéphane Baffreau
Findetrame
Champs d'ACK
Le champ d'arbitrage est composé de 12 bits. Les 11 premiers correspondent à l'identificateur
et servent à définir le niveau de priorité du message à transmettre. Pour bien comprendre le rôle
de cet identificateur, considérons l'exemple suivant (Figure A2.2). Supposons que trois stations
désirent simultanément transmettre un message. Chacune d'elles va émettre un bit dominant,
correspondant au début de trame, afin d'activer l'ensemble des stations présentent sur le réseau.
Par ailleurs, toute station émettrice regarde le niveau imposé sur le bus de façon à s'assurer qu'il
n'y ait pas d'erreur d'émission. De ce fait, lorsque nos trois stations commencent leur
transmission, aucune d'elles ne peut détecter la présence des deux autres. Puis à la transmission
184

Annexes
du sixième bit, la station émet un bit récessif et s'aperçoit que sur le bus, le niveau présent est un
bit dominant. De ce fait, elle sait que son message n'est pas prioritaire et donc elle arrête
d'émettre, et devient donc une station passive ou réceptrice. Il en est de même à la transmission
du dixième bit pour la station 1. Ainsi, à la fin de la transmission de l'identificateur, il ne reste plus
que la station 3 qui sera donc maître de la transmission.
185
Station 1
Station 2
Station 3
Bit transmis
Bus au repos
Figure A2.2 : Exemple d'arbitrage d'une transmission simultanée de trois stations.
Enfin, le douzième et dernier bit de ce champ distingue une trame de requête (bit récessif)
d'une trame de donnée (bit dominant).
Ensuite, arrive le champ de commande. Il est constitué de 6 bits, dont les deux premiers n'ont
pas de signification dans le cas de la version standard. Par contre, ils jouent un rôle de contrôle
du déroulement de la transmission, puisque se sont obligatoirement des bits dominants. Les
quatre derniers bits définissent le nombre d'octets de données qui seront émis. Ce nombre est
compris entre 0 et 8, le zéro étant utilisé pour la transmission d'une trame de requête.
Le champ de données formé de 0à64bitscontientlesinformations à communiquer aux
autres stations du réseau.
Début de trame
Le champ de CRC (Cyclic Redundancy Check codes) est constitué de 16 bits. Les 15 premiers
sont générés, en temps-réel, par l'ensemble des stations du réseau dans le but de détecter et
corriger les erreurs qui pourraient apparaître lors de la communication. Ce code de redondance
cyclique est un polynôme spécifique basé sur les codes de BCH [BOSE60]. Le dernier bit est un
bit de contrôle à l'état récessif.
Identificateur
Bit récessif
Stéphane Baffreau
Les deux bits suivants forment le champ d'acquittement. Lors d'une communication, c'est
l'unique moment où la station maître se met à l'écoute du réseau. En effet, elle émet sur le bus un
niveau récessif, et attend un niveau dominant. Ce niveau dominant est émis par une ou plusieurs
Type de trame
Bit dominant
0 1 2 3 4 5 6 7 8 9 10 11 12 13

Annexes
stations, à condition que le message transmis soit consistant au regard du protocole. Si ce n'est
pas le cas, le niveau sur le bus reste récessif indiquant soit l'occurrence d'une erreur de
transmission, soit l'absence de stations opérationnelles sur le réseau. Dans ce les deux cas, la
station émettrice essayera dès que le bus sera au repos de transmettre de nouveau son message.
Enfin, les 7 derniers bits constituent la fin de trame, libérant ainsi le bus pour de nouvelles
transmissions.
b. Les mécanismes de détection d'erreurs
Les mécanismes de détection d'erreurs sont, entre autres, à l'origine de la grande fiabilité des
communications CAN. Parmi les principaux, nous avons déjà cité le code de redondance
cyclique ainsi que le "monitoring" du bus par la station émettrice.
Nous avons également présenté de façon implicite le contrôle de la trame transmise. Ce
mécanisme est illustré à la Figure A2.3 et repose sur le fait que certains bits de la trame doivent
être consistants avec les définitions du protocole. Les bits de début de trame ainsi que les deux
premiers du champ de commande doivent être dominants. Le dernier bit du champ de CRC
ainsi que celui du champ d'acquittement doivent être récessifs. Enfin, la valeur des quatre
derniers bits du champ de commande doit être comprise entre 0 et 8.
Début de trame
Niveau récessif
1 11 1 1 1 4 0-64
15
1 1 1 7
Champs d'arbitrage
Champs de commande
Champs de données
Niveau dominant
Figure A2.3 : Consistance des bits de contrôle de la trame CAN.
Le dernier mécanisme de détection d'erreurs que nous présentons est le "bit stuffing" ou bit de
bourrage. Ce mécanisme est propre au protocole CAN et joue plusieurs rôles. Ainsi, non
seulement, il permet de détecter des erreurs, mais il permet également de resynchroniser
l'ensemble des stations du réseau. Le principe de ce mécanisme est décrit à la Figure A2.4. Il
consiste à insérer un bit complémentaire dès qu'une série d'au moins 5 bits consécutifs de même
valeur apparaît dans la trame considérée. Ces bits de bourrage sont bien évidemment ôtés par les
stations réceptrices afin de reconstituer le contenu initial du message.
Stéphane Baffreau
Champs de CRC Champs d'ACK
Findetrame
Bits dominants Valeur entre 0 - 8 Bits récessifs
186

Annexes
REFERENCES
187
Bits 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15161718192021222324
Données à
transmettre
Données
transmisent
sur le bus
Figure A2.4 : Principe du "bit stuffing".
[BOSE60] R.C. Bose, D.K. Ray-Chaudhuri, "On a class of error correcting
binary group codes", Information and Control, vol. 3, pp. 68-79,
1960.
[CAN93] ISO 11898, "Road vehicles – Interchange of digital information -
Controller Area Network (CAN) for high speed communication",
Novembre 1993.
Bits de bourrage
Stéphane Baffreau

Annexes
ANNEXE 3–L'EFFET DE PEAU DANS LES CONDUCTEURS.
Considérons un conducteur comme celui présenté à la Figure AIII.1. L'épaisseur δ du
conducteur qui permet de transmettre ce signal est régit par l'équation AI.1, qui dépend de la
fréquence du signal lui-même.
δ
Epaisseur
de peau
Figure AIII.1 : Illustration de l'effet de peau.
où µ est la permittivité du conducteur (H/m).
σ est la conductivité du conducteur (S/m).
f s est la fréquence du signal (Hz).
δ = 1
(équation AI.1)
π µ σ fs
L'épaisseur de peau est inversement proportionnelle à la racine carrée de la fréquence, par
conséquent, plus la fréquence augmente, plus la résistance de la section de conduction augmente
et plus la propagation du signal est atténuée.
Aire de
conduction
effective
Martin O'Hara [OHAR01] présente l'évolution de l'épaisseur de peau dans un conducteur de
cuivre en fonction de la fréquence du signal à transmettre (Figure AIII.2).
Stéphane Baffreau
188

Annexes
189
Figure AIII.2 : Evolution de l'épaisseur de peau dans un conducteur de cuivre.
REFERENCES
Epaisseur de peau (mm)
100
10
1
0,1
0,01
0,001
10 100 1k 10k 100k 1M 10M 100M 1G
Fréquence (Hz)
[OHAR01] M. O'Hara, "EMC at component and PCB level", Newnes Edition,
ISBN 0-7506-3355-7, pp. 99-100, 2001.
Stéphane Baffreau

Annexes
ANNEXE 4–DIAGRAMME DE BLOC DETAILLE DU BARRACUDA.
V DDR
V SSR
V REGEN
V DD 1,2
V SS 1,2
PE0
PE1
PE2
PE3
PE4
PE5
PE6
PE7
TEST
Multiplexed
Wide Bus
Multiplexed
Narrow Bus
PTE
DDRE
Internal Logic 2.5V
V
DD 1,2
V
SS 1,2
V DDPLL
V SSPLL
PLL 2.5V
256k byte Flash EEPROM
Single-wire Background
Debug Module
PLL
Clock and
Reset
Generation
Module
12k byte RAM
4k byte EEPROM
Voltage
Regulator
CPU12
XIRQ
IRQ
Lite
R/W
Integration
LSTRB
Module
ECLK
(LIM)
MODA
MODB
NOACC/XCLKS
Multiplexed Adress/Data bus
DDRA
PTA
PA7
PA6
PA5
PA4
PA3
PA2
PA1
PA0
ADDR15
ADDR14
ADDR13
ADDR12
ADDR11
ADDR10
ADDR9
ADDR8
DATA15
DATA14
DATA13
DATA12
DATA11
DATA10
DATA9
DATA8
DATA7
DATA6
DATA5
DATA4
DATA3
DATA2
DATA1
DATA0
Periodic interrupt
COP Watchdog
Clock Monitor
Breakpoints
DDRB
PTB
PB7
PB6
PB5
PB4
PB3
PB2
PB1
PB0
ADDR7
ADDR6
ADDR5
ADDR4
ADDR3
ADDR2
ADDR1
ADDR0
DATA7
DATA6
DATA5
DATA4
DATA3
DATA2
DATA1
DATA0
I/O Driver 5V
V
DDX
V
SSX
A/D Converter 5V &
Voltage regulator reference
V
DDA
V
SSA
ATD0
VRH
VDDA
VRL
VSSA
ATD1
MISO
MOSI
SCK
SPI1 SS
MISO
MOSI
SCK
SPI2 SS
SCI0
SCI1
SPI0
BDLC (J1850)
CAN0
CAN1
CAN2
CAN3
IIC
CAN4
AN0
AN1
AN2
AN3
AN4
AN5
AN6
AN7
Enhanced Capture
Timer
SDA
SCL
RxCAN
TxCAN
Voltage regulator 5V & I/O
V DDR
V SSR
PPAGE
AD0
PWM
PAD00
PAD01
PAD02
PAD03
PAD04
PAD05
PAD06
PAD07
PWM0
PWM1
PWM2
PWM3
PWM4
PWM5
PWM6
PWM7
PIX0
PIX1
PIX2
PIX3
PIX4
PIX5
ROMONE/ECS
Pin
Interrupt
Logic
IOC0
IOC1
IOC2
IOC3
IOC4
IOC5
IOC6
IOC7
KWP0
KWP1
KWP2
KWP3
KWP4
KWP5
KWP6
KWP7
RxD
TxD
RxD
TxD
MISO
MOSI
SCK
SPI0 SS
RxB
TxB
RxCAN
TxCAN
RxCAN
TxCAN
RxCAN
TxCAN
RxCAN
TxCAN
KWJ0
KWJ1
KWJ6
KWJ7
KWH0
KWH1
KWH2
KWH3
KWH4
KWH5
KWH6
KWH7
AN0
AN1
AN2
AN3
AN4
AN5
AN6
AN7
VRH
VDDA
VRL
VSSA
DDRK
DDRT
DDRM DDRS DDRP
DDRJ
DDRH
Stéphane Baffreau
AD1
PTK
PTT
PTM PTS PTP
PTJ
PTH
V RH
V DDA
V RL
V SSA
PAD08
PAD09
PAD10
PAD11
PAD12
PAD13
PAD14
PAD15
PK0
PK1
PK2
PK3
PK4
PK5
PK6
PT0
PT1
PT2
PT3
PT4
PT5
PT6
PT7
PP0
PP1
PP2
PP3
PP4
PP5
PP6
PP7
PS0
PS1
PS2
PS3
PS4
PS5
PS6
PS7
PM0
PM1
PM2
PM3
PM4
PM5
PM6
PM7
PJ0
PJ1
PJ6
PJ7
PH0
PH1
PH2
PH3
PH4
PH5
PH6
PH7
XADDR14
XADDR15
XADDR16
XADDR17
XADDR18
XADDR19
ECS
190

Glossaire Stéphane Baffreau
Glossaire
191
ABS : Anti Blockiert System ou Anti-Blocking System – Système complémentaire au circuit de
freinage des automobiles qui permet d'éviter le blocage des roues lors d'un freinage d'urgence. En
France, on parle également d'ABR (Anti-Blocage de Roues).
Airbag : Coussin d'air qui, lors d'un accident, est gonflé pour protéger les passagers d'une
automobile. En France, le terme coussin gonflable est d'usage courant.
ALU : Arithmetic and Logic Unit – L'unité arithmétique et logique est un ensemble de circuits
électroniques qui permet d'effectuer des opérations élémentaires sur des registres binaires.
BCI : Bulk Current Injection – Méthode de mesure de la susceptibilité de systèmes ou de
composants faisant appel à une boucle de courant pour injecter la perturbation RF.
BNC : British Naval Connector – Câble coaxial dont les extrémités sont terminées par des
connecteurs de type baïonnette blindée.
CAN : Controller Area Network – Protocole et bus de communication qui est utilisé
essentiellement dans les mondes industriel et automobile.
CEM : Compatibilité électromagnétique – Domaine dont le principal objectif est de rendre
possible la proximité de multiples systèmes tout en préservant un fonctionnement nominal de
chacun des systèmes.
CISC : Complex Instruction Set Computer – Architecture de micro-processeur où les
instructions sont formé à base de micro-codes capables dans la même instruction de réaliser des
fonctions complexes. Le nombre de registres est pour sa part limité à 4 ou 5 registres dans le
meilleur des cas. Architecture qui est en rivalité avec l’architecture RISC.
CMOS : Complementary Metal Oxyde Semiconductor – Technologie qui repose sur
l'utilisation de transistor à canal N et P pour réaliser des portes élémentaires.
COG : Diélectrique qui entre dans la fabrication de certains condensateurs.
CMS : Component Mounted Surface – Composant monté en surface.
CRC : Cyclic Redundancy Check codes – Code qui est ajouté à un ensemble de données dans
le but de détecter voire corriger des erreurs.
DCS : Digital Communication System : Système équivalent au protocole de téléphonie mobile
GSM, dans la bande 1,8 GHz.
DPI : Direct Power Injection – Méthode de mesure de la susceptibilité des composants qui
repose sur une injection de la perturbation via un couplage capacitif.
DSP : Digital Signal Processor – Processeur qui sont spécifiquement conçus pour traiter des
signaux échantillonnés, permettant de faire en autre des fonctions de filtrage (numérique),
compression de données, cryptage, etc.

Glossaire Stéphane Baffreau
DRAM : Dynamic Random Access Memory – Mémoire de type RAM qui nécessite un
rafraîchissement régulier comparé aux SRAM.
EEPROM : Electrical Erasable Programmable Read Only Memory – Mémoires de type "lecture
seule" qui peuvent être programmées et effacées électriquement par application d'une fort tension
(12V).
ESD : Décharges électrostatiques
ESP : Electronic Stability Program – Système qui permet de corriger la trajectoire d’une
voiture dans des conditions difficiles.
Flash EEPROM : Semblables aux mémoire EEPROM, elles offrent en plus la possibilité d'être
effacées par block.
GPIB : General Purpose Interface Bus – Bus destiné à faire communiquer entre eux
GSM : Global System for Mobile – Norme de télécommunications sans fil utilise par les
réseaux de téléphonie mobile.
NMOS : N canal transistor Metal Oxyde Semiconductor – Transistor MOS dont le canal est
constitué d'électrons.
PCB : Printed Circuit Board – Circuit imprimé.
PMOS : P canal transistor Metal Oxyde Semiconductor – Transistor MOS dont le canal est
constitué de trous.
RAM : Random Access Memory – Mémoire que l'on peut facilement programmer et effacer
compare aux mémoires de type ROM.
RF : Radio Fréquence : Concerne les fréquences principalement de 1 MHz à 10 GHz
permettant l'établissement de communication radio.
RG : Câble de type coaxial blindé dont les extrémités sont terminées par des connecteurs à
visser.
RISC : Reduced Instruction Set Computer – Architecture de micro-processeur où le nombre
d’instructions est limité au maximum mais qui possèdent de nombreux registres d’utilisation
générale pour compenser. Architecture qui est en rivalité avec l’architecture CISC.
SDI : Serial Debug Interface – Interface série de Motorola qui permet la communication entre
le micro-contrôleur et un ordinateur hôte afin de mettre au point le logiciel embarqué.
SIA : Semiconductor Industry Association – Association commerciale américaine dont le rôle
est de promouvoir l'industrie de l'électronique.
SPI : Serial Peripheral Interface – Cette interface de communication synchrone permet de
relier plusieurs micro-processeurs entre eux ou de commander des composants d'interface.
SRAM : Static Random Access Memory – Mémoire RAM qui ne nécessite pas de
rafraîchissement fréquent comparé aux DRAM.
192

Glossaire Stéphane Baffreau
193
TEM : Transverse ElectroMagnetic – Mode de transmission d’une onde électromagnétique.
TOS : Taux d’Ondes Stationnaires – Degré définissant le niveau d’adaptation entre une
antenne et un appareil de mesure. Plus ce TOS s’éloigne de 1 et plus l’énergie transmise d’un
appareil vers une antenne est réfléchie.
TQFP : Thin Quad Flat Package – Boîtier plastique qui est caractérisé par une très faible
hauteur et la disponibilité d'un grand nombre de broches.
WBFC : Work Bench Faraday Cage – Méthode de mesure conduite de la susceptibilité des
composants à l'aide d'une cage de Faraday.

LISTE DES PUBLICATIONS
Stéphane BAFFREAU
��"Characterisation of microcontroller susceptibility to radio frequency interference"
S. BAFFREAU, S. BENDHIA, M. RAMDANI, E. SICARD
ICCDCS, Aruba (Venezuela), Avril 2002.
��"La protection des micro-contrôleurs aux agressions électromagnétiques"
S. BAFFREAU, G. MOTET, E. SICARD
CEM EXPO 2002, Paris, Octobre 2002.
��"On the susceptibility of micro-controllers to radio frequency interference"
S. BAFFREAU, S. BENDHIA, M. RAMDANI, E. SICARD
CEM COMPO 2002, Toulouse, Novembre 2002.
��" La protection des micro-contrôleurs aux agressions électromagnétiques"
S. BAFFREAU
Séminaire de l'école doctorale GEET, Toulouse, Mars 2003.
��" La compatibilité électromagnétique dans les circuits intégrés"
M. RAMDANI, E. SICARD, S. BENDHIA, S. CALVET, S. BAFFREAU, J.L. LEVANT
Revue Techniques de l'ingénieur, 2003.
��"Current sampling for IC block modeling"
S. DELMAS-BENDHIA, S. BAFFREAU, E. SICARD, A. SOUBEYRAN, T. STEINCKE
IEEE Workshop on Signal Propagation and Interconnects, Venise (Italie), Mai 2001.
��"A standard model for predicting the parasitic emission of micro-controllers"
S. BAFFREAU, E. SICARD, S. CALVET, C. HUET, C. MAROT
DATE 2002, Paris, Mars 2002.
��"Characterisation of micro-controller electromagnetic emission : models for a international
standard"
S. BENDHIA, S. BAFFREAU, S. CALVET, E. SICARD
ICCDCS, Aruba (Venezuela), Avril 2002.
��"Introduction to electromagnetic compatibility on integrated circuits"
S. BAFFREAU, S. CALVET, S. DELMAS, E. SICARD
http://www.techonline.com/osee
On Line Symposium for Electronic Engineers, sequence number B-67, Mars 2001.
��"A standard model for predicting the parasitic emission of micro-controllers"
S. BAFFREAU, C. HUET, C. MAROT, S. CALVET, E. SICARD
EMC EUROPE 2002, Sorrento (Italie), Septembre 2002.
194

Publication pédagogique :
��"Initiation au bus CAN"
S. BAFFREAU, S. BENDHIA, E. SICARD, S. CALVET
CETSIS EEA 2001, Clermont-Ferrand, 29 et 30 octobre 2001.
��"Mise en œuvre d'un DSP pour la compression/décompression de la voix : un projet tutoré"
S. DELMAS-BENDHIA, S. BAFFREAU, E. SICARD, J. ASCHIERI, C. CARDINI,
T. BLONDET-GONTE, J. HORTES
CETSIS EEA 2001, Clermont-Ferrand, 29 et 30 octobre 2001.
195