Circuits et systemes de modelisation analogique de neurones ...

More documents

Recommendations

Info

Chapitre II : circuits analogiques élémentaires3.6.1. Méthode dynamique : échantillonneur-bloqueur.Le principe est d'utiliser un condensateur pour stocker une charge représentant la valeuranalogique à mémoriser. La valeur désirée est appliquée par l'intermédiaire d'un interrupteuranalogique. La circuit réalisé est en fait un élément classique de la microélectronique : c'est unéchantillonneur-bloqueur.Le schéma le plus simple pour réaliser ce sous-bloc utilise un transistor MOS commeinterrupteur. Malheureusement deux phénomènes induisent une perturbation de la valeur detension mémorisée sur le condensateur par injection de charge lors du blocage du transistor[WEGMANN 87], [WILSON 85].A) V GB) V GV e -ref V CV refC memC memCondensateur parasitede recouvrementV CFigure 2-17 : injections de charges dues au transistor MOS de dimensions W, L. A)réarrangement des charges formant le canal lors du blocage du transistor. B) Couplagecapacitif du signal de commande.Ces perturbations sont illustrées par la figure précédente :Réarrangement des charges du canal.Les charges formant le canal du transistor pendant la conduction sont redistribuées versses source et drain. Dans le cas d'un NMOS ces charges sont négatives, elles produisentdonc une variation de tension négative sur le condensateur de mémorisation C mem .La répartition de ces charges de part et d'autre du canal, et donc la partie injectée dans lecondensateur C mem , dépend du rapport entre les capacités situées de chaque côté del'interrupteur et d'un facteur intermédiaire B défini de la façon suivante :0CWoxB VDD VTeL(2.29)aCmemavec :- V DD niveau logique haut,- V Te seuil effectif qui dépend linéairement de V ref en raison de l'effet substrat,- a valeur absolue de la pente de V G pendant la commutation.65
Chapitre II : circuits analogiques élémentairesLa charge totale q tot qui est redistribuée vaut :totoxDDTeq C .WL. V - V(2.30)Le graphe suivant montre la valeur calculée de la proportion de charge injectée en fonctionde ces paramètres [VITTOZ 85].Figure 2-18 : simulation de la fraction q de la charge totale q tot injectée dans lecondensateur C mem en fonction de la valeur du condensateur d'entrée C i et du paramètreB, d'après [VITTOZ 85].Au regard de ces courbes, plusieurs approches sont possibles pour limiter l'injection enjouant sur les différents paramètres. D'autre part, il existe de nombreux circuits visant àcompenser cette injection [LIM 91], [JOHANSSON 98], mais ces approches nécessitentune surface de silicium trop importante pour notre application.L'un des problèmes majeurs reste la dépendance à la tension d'entrée de la charge injectéequi provient de V Te dans (2.30). Cette dépendance induit un décalage non-constant sur lavaleur mémorisée. Couplage capacitif :le condensateur de recouvrement grille/drain forme avec C mem un diviseur capacitif quicouple les fronts du signal de commande V G du transistor.VCrecmem VG(2.31)Crec CmemavecC WL C valeur du condensateur de recouvrement.recrecoxL'erreur est cette fois un simple décalage indépendant du signal à mémoriser V ref etprovoque une erreur systématique moins préjudiciable que la précédente.66
Page 1 and 2:
N° d’ordre : 2324THESEPRESENTEE
Page 3 and 4:
Table des matières2.3.1. Suite log
Page 5 and 6:
Table des matières5.2. Conception
Page 7 and 8:
6Table des matières
Page 9 and 10:
Introduction généralehybrides. No
Page 11 and 12:
10Introduction générale
Page 13 and 14:
12Chapitre I : éléments de neurob
Page 15 and 16: Chapitre I : éléments de neurobio
Page 37 and 38: 36Chapitre I : éléments de neurob
Page 39 and 40: Chapitre II : circuits analogiques
Page 65: Chapitre II : circuits analogiques
Page 89 and 90: 88Chapitre II : circuits analogique
Page 91 and 92: Chapitre III : circuits intégrés
Page 103 and 104: Référence.[OHSAKI 94]Méthoded'in
Page 117 and 118:
Chapitre III : circuits intégrés
Page 119 and 120:
Page 121 and 122:
Page 123 and 124:
Page 125 and 126:
Page 127 and 128:
Page 129 and 130:
Page 131 and 132:
Page 133 and 134:
Page 135 and 136:
Page 137 and 138:
Page 139 and 140:
138Chapitre III : circuits intégr
Page 141 and 142:
Chapitre IV : mise en œuvre et app
Page 143 and 144:
Page 145 and 146:
Page 147 and 148:
Page 149 and 150:
Page 151 and 152:
Page 153 and 154:
Page 155 and 156:
Page 157 and 158:
Page 159 and 160:
Page 161 and 162:
Page 163 and 164:
Page 165 and 166:
Page 167 and 168:
-+-Chapitre IV : mise en œuvre et
Page 169 and 170:
Page 171 and 172:
Page 173 and 174:
Page 175 and 176:
Page 177 and 178:
Page 179 and 180:
Page 181 and 182:
Page 183 and 184:
Page 185 and 186:
Page 187 and 188:
Page 189 and 190:
Page 191 and 192:
Page 193 and 194:
Page 195 and 196:
194Chapitre IV : mise en œuvre et
Page 197 and 198:
Conclusions et perspectives.Les tec
Page 199 and 200:
Références bibliographiques.[BUCH
Page 201 and 202:
Références bibliographiques.Behav
Page 203 and 204:
Références bibliographiques.[KOCH
Page 205 and 206:
Références bibliographiques.[MANN
Page 207 and 208:
Références bibliographiques.[SARP
Page 209 and 210:
208Références bibliographiques.
Page 211 and 212:
210Annexes
Page 213 and 214:
Annexe A : procédé de fabrication
Page 215 and 216:
Annexe B : organisation de la RAM d
Page 217 and 218:
Annexe C : brochages des différent
Page 219 and 220:
218Annexe D : brochages des connect
Page 221 and 222:
IIIIIIII220Ernest JuniorErnest 1Ern
Page 223 and 224:
Annexe E : carte "ernest"Les figure
Page 225 and 226:
Annexe E : carte "ernest"Les foncti
Page 227:
RésuméCircuits et systèmes de mo
show all

Circuits et systemes de modelisation analogique de neurones ...

You also want an ePaper? Increase the reach of your titles

Delete template?

Save as template?