Circuits et systemes de modelisation analogique de neurones ...

More documents

Recommendations

Info

Chapitre II : circuits analogiques élémentaires Saisie de schéma : le concepteur doit définirle schéma électrique pour le circuit à concevoir.Simulation : le simulateur peut-être numérique,analogique ou mixte, les paramètres des modèlesde simulation sont fournis par le fondeur. En fonction des résultats de simulation, leschéma et les paramètres de ses composants sontmodifiés. Ce processus itératif est renouveléjusqu'à obtention des performances souhaitées.Layout et DRC : c'est la description physique descomposants et interconnexions. Les masques defabrication seront générés à partir de ces fichiers.Le logiciel permet de vérifier (DRC : Design RuleChecker) le respect des règles de dessin fourniespar le fondeur. Extraction et LVS : le logiciel extrait unschéma électrique du dessin qui est comparé auschéma initial (LVS : Layout Versus Schematic)pour vérification.Il est aussi possible d'extraire des composantsparasites et de re-simuler le schéma ainsicomplété afin de s'assurer qu'il reste conforme auxspécifications initiales.Figure 2-2 : saisies d'écran de différents modules logiciels de la suite Cadence.43
Chapitre II : circuits analogiques élémentairesLe choix d'une technologie la plus standard possible sera le gage d'un faible coût et de lareproductibilité de nos travaux. Cependant, l'usage de transistors bipolaires simplifiantgrandement notre conception, nous n'avons pas retenu un procédé CMOS et c'est finalement leprocédé AMS BiCMOS 0,8 µm que nous avons sélectionné pour tous les circuits présentésdans ce manuscrit. Les technologies SiGe et GaAs, quant à elles, sont plutôt destinées à desapplications hautes fréquences et ne répondent pas du tout à nos critères de standardisation etde coût.type de technologieCMOS 0,8 m 2P/2MBiCMOS 0,8 m 2P/2MSiGe 0,8 mCMOS 0,6 m 2P/3MCMOS 0,35 m 2P/3M(4M)CMOS 0,25 m 6MCMOS 0,18 m 6MGaAs HEMT 0,2 mnom et sociétéCYE société AMSBYQ société AMSBYR société AMSCUP société AMSCSI société AMSHCMOS7 société ST microelectronicsHCMOS8 société ST microelectronicsED02AH société PhilipsTableau 2-1 : technologies disponibles par l'intermédiaire du CMP au 1 janvier 2000. (XP etXM, nombre de niveaux de polysilicium et de métal).La technologie BiCMOS est dérivée du procédé CMOS 0,8 m numérique de la société AMS.La modification a consisté à ajouter un certain nombre d'étapes technologiques permettant laréalisation d'éléments nécessaires à certains circuits de l'électronique analogique : transistorsbipolaires et condensateurs linéaires à armatures en polysilicium. Les transistors MOS restentidentiques à ceux développés pour la technologie CMOS, et les bibliothèques numériquesCMOS sont directement réutilisables. La technologie comporte deux niveaux de métal et deuxniveaux de polysilicium. Les différents composants disponibles et leurs caractéristiques sontles suivants :Condensateur : la faible épaisseur d'oxyde entre les deux couches de polysilicium permetd'obtenir des condensateurs de valeur intéressante. A l'inverse des capacités de jonctionsou des capacités MOS, celles des condensateurs poly1/poly2 sont indépendantes destensions appliquées au composant.Capacité par unité de surface : 1,77 fF / µm 2Capacité par unité de longueur : 0,20 fF / µm44
Page 1 and 2: N° d’ordre : 2324THESEPRESENTEE
Page 3 and 4: Table des matières2.3.1. Suite log
Page 5 and 6: Table des matières5.2. Conception
Page 7 and 8: 6Table des matières
Page 9 and 10: Introduction généralehybrides. No
Page 11 and 12: 10Introduction générale
Page 13 and 14: 12Chapitre I : éléments de neurob
Page 15 and 16: Chapitre I : éléments de neurobio
Page 37 and 38: 36Chapitre I : éléments de neurob
Page 39 and 40: Chapitre II : circuits analogiques
Page 43: Chapitre II : circuits analogiques
Page 89 and 90: 88Chapitre II : circuits analogique
Page 91 and 92: Chapitre III : circuits intégrés
Page 93 and 94: Chapitre III : circuits intégrés
Page 95 and 96:
Chapitre III : circuits intégrés
Page 97 and 98:
Page 99 and 100:
Page 101 and 102:
Page 103 and 104:
Référence.[OHSAKI 94]Méthoded'in
Page 105 and 106:
Page 107 and 108:
Page 109 and 110:
Page 111 and 112:
Page 113 and 114:
Page 115 and 116:
Page 117 and 118:
Page 119 and 120:
Page 121 and 122:
Page 123 and 124:
Page 125 and 126:
Page 127 and 128:
Page 129 and 130:
Page 131 and 132:
Page 133 and 134:
Page 135 and 136:
Page 137 and 138:
Page 139 and 140:
138Chapitre III : circuits intégr
Page 141 and 142:
Chapitre IV : mise en œuvre et app
Page 143 and 144:
Page 145 and 146:
Page 147 and 148:
Page 149 and 150:
Page 151 and 152:
Page 153 and 154:
Page 155 and 156:
Page 157 and 158:
Page 159 and 160:
Page 161 and 162:
Page 163 and 164:
Page 165 and 166:
Page 167 and 168:
-+-Chapitre IV : mise en œuvre et
Page 169 and 170:
Page 171 and 172:
Page 173 and 174:
Page 175 and 176:
Page 177 and 178:
Page 179 and 180:
Page 181 and 182:
Page 183 and 184:
Page 185 and 186:
Page 187 and 188:
Page 189 and 190:
Page 191 and 192:
Page 193 and 194:
Page 195 and 196:
194Chapitre IV : mise en œuvre et
Page 197 and 198:
Conclusions et perspectives.Les tec
Page 199 and 200:
Références bibliographiques.[BUCH
Page 201 and 202:
Références bibliographiques.Behav
Page 203 and 204:
Références bibliographiques.[KOCH
Page 205 and 206:
Références bibliographiques.[MANN
Page 207 and 208:
Références bibliographiques.[SARP
Page 209 and 210:
208Références bibliographiques.
Page 211 and 212:
210Annexes
Page 213 and 214:
Annexe A : procédé de fabrication
Page 215 and 216:
Annexe B : organisation de la RAM d
Page 217 and 218:
Annexe C : brochages des différent
Page 219 and 220:
218Annexe D : brochages des connect
Page 221 and 222:
IIIIIIII220Ernest JuniorErnest 1Ern
Page 223 and 224:
Annexe E : carte "ernest"Les figure
Page 225 and 226:
Annexe E : carte "ernest"Les foncti
Page 227:
RésuméCircuits et systèmes de mo
show all

Circuits et systemes de modelisation analogique de neurones ...

Create successful ePaper yourself

Delete template?

Save as template?