Circuits et systemes de modelisation analogique de neurones ...

More documents

Recommendations

Info

Annexe B : organisation de la RAM de données pour le circuit fpca-rANNEXE BORGANISATION DE LA RAM DE DONNEES POUR LECIRCUIT "FPCA-R".Ordre des données de paramètres :Na E equiNa G mNa Tau hNa Tau mNa V pentehNa V pentemNa V seuilhNa V seuilmNa1 para-18 para-17 para-13 para-16 para-32 para-14 para-33 para-152 para-12 para-20 para-24 para-21 para-26 para-23 para-25 para-22K E equiK G mK Tau nK V pentenK V seuilnK1 para-31 para-30 para-29 para-27 para-282 para-34 para-35 para-36 para-38 para-37Ca E equiCa G mCa Tau hCa Tau mCa V pentehCa V pentemCa V seuilhCa V seuilmCa1 para-61 para-60 para-56 para-59 para-75 para-57 para-55 para-582 para-53 para-54 para-65 para-62 para-67 para-64 para-66 para-63KCa E equiKCa G mKCa K Tau bKCa Tau nKCa V pentenKCa V seuilnKCa1 para-47 para-46 para-44 para-43 para-45 para-41 para-422 para-39 para-40 para-49 para-50 para-48 para-52 para-51Fuite E Fuite G Fuite1 para-2 para-12 para-4 para-33 para-8 para-94 para-6 para-7Synapse E equiSyn G mSyn Tau nSyn V pentenSyn V seuilnSyn1 para-70 para-71 para-72 para-74 para-732 para-69 para-88 para-87 para-85 para-863 para-79 para-78 para-77 para-68 para-764 para-80 para-81 para-82 para-90 para-89I Comp Comp G Comp1 para-0 para-192 para-84 para-833 para-10 para-114 para-91 para-92I StimG Stim1 para-5213
Annexe B : organisation de la RAM de données pour le circuit fpca-rOrdre des données de topologie :1 Synapse 4 Vpre 13 Synapse 2 Vpre2 Synapse 4 Vpost 14 Synapse 2 Vpost3 Compensation 4 15 Compensation 24 Synapse 3 Vpre 16 Synapse 1 Vpre5 Synapse 3 Vpost 17 Synapse 1 Vpost6 Conductance Ca 2 18 Conductance Ca17 Conductance K(Ca)2 19 Conductance K(Ca)18 Conductance K2 20 Conductance K19 Conductance Na2 21 Conductance Na110 Conductance fuite2 22 Conductance fuite211 Conductance fuite3 23 Conductance fuite112 Compensation 3 24 Compensation 125 StimulationLa donnée de topologie numéro 1 est la première présentée à l'entrée du registre à décalage,après chargement complet, elle se retrouve dans la dernière cellule.Chaque donnée est codée sur trois bits, la numérotation du bus analogique correspond àl'arrangement où le bit de poids faible (LSB) est chargé en premier.214
Page 1 and 2:
N° d’ordre : 2324THESEPRESENTEE
Page 3 and 4:
Table des matières2.3.1. Suite log
Page 5 and 6:
Table des matières5.2. Conception
Page 7 and 8:
6Table des matières
Page 9 and 10:
Introduction généralehybrides. No
Page 11 and 12:
10Introduction générale
Page 13 and 14:
12Chapitre I : éléments de neurob
Page 15 and 16:
Chapitre I : éléments de neurobio
Page 17 and 18:
Page 19 and 20:
Page 21 and 22:
Page 23 and 24:
Page 25 and 26:
Page 27 and 28:
Page 29 and 30:
Page 31 and 32:
Page 33 and 34:
Page 35 and 36:
Page 37 and 38:
36Chapitre I : éléments de neurob
Page 39 and 40:
Chapitre II : circuits analogiques
Page 41 and 42:
Page 43 and 44:
Page 45 and 46:
Page 47 and 48:
Page 49 and 50:
Page 51 and 52:
Page 53 and 54:
Page 55 and 56:
Page 57 and 58:
Page 59 and 60:
Page 61 and 62:
Page 63 and 64:
Page 65 and 66:
Page 67 and 68:
Page 69 and 70:
Page 71 and 72:
Page 73 and 74:
Page 75 and 76:
Page 77 and 78:
Page 79 and 80:
Page 81 and 82:
Page 83 and 84:
Page 85 and 86:
Page 87 and 88:
Page 89 and 90:
88Chapitre II : circuits analogique
Page 91 and 92:
Chapitre III : circuits intégrés
Page 93 and 94:
Page 95 and 96:
Page 97 and 98:
Page 99 and 100:
Page 101 and 102:
Page 103 and 104:
Référence.[OHSAKI 94]Méthoded'in
Page 105 and 106:
Page 107 and 108:
Page 109 and 110:
Page 111 and 112:
Page 113 and 114:
Page 115 and 116:
Page 117 and 118:
Page 119 and 120:
Page 121 and 122:
Page 123 and 124:
Page 125 and 126:
Page 127 and 128:
Page 129 and 130:
Page 131 and 132:
Page 133 and 134:
Page 135 and 136:
Page 137 and 138:
Page 139 and 140:
138Chapitre III : circuits intégr
Page 141 and 142:
Chapitre IV : mise en œuvre et app
Page 143 and 144:
Page 145 and 146:
Page 147 and 148:
Page 149 and 150:
Page 151 and 152:
Page 153 and 154:
Page 155 and 156:
Page 157 and 158:
Page 159 and 160:
Page 161 and 162:
Page 163 and 164: Chapitre IV : mise en œuvre et app
Page 167 and 168: -+-Chapitre IV : mise en œuvre et
Page 195 and 196: 194Chapitre IV : mise en œuvre et
Page 197 and 198: Conclusions et perspectives.Les tec
Page 199 and 200: Références bibliographiques.[BUCH
Page 201 and 202: Références bibliographiques.Behav
Page 203 and 204: Références bibliographiques.[KOCH
Page 205 and 206: Références bibliographiques.[MANN
Page 207 and 208: Références bibliographiques.[SARP
Page 209 and 210: 208Références bibliographiques.
Page 211 and 212: 210Annexes
Page 213: Annexe A : procédé de fabrication
Page 217 and 218: Annexe C : brochages des différent
Page 219 and 220: 218Annexe D : brochages des connect
Page 221 and 222: IIIIIIII220Ernest JuniorErnest 1Ern
Page 223 and 224: Annexe E : carte "ernest"Les figure
Page 225 and 226: Annexe E : carte "ernest"Les foncti
Page 227: RésuméCircuits et systèmes de mo
show all

Circuits et systemes de modelisation analogique de neurones ...

You also want an ePaper? Increase the reach of your titles

Delete template?

Save as template?