Circuits et systemes de modelisation analogique de neurones ...

More documents

Recommendations

Info

A10Alimentations : +12 V, +5 V analogique, +5 V numérique, 2,5 V, -5VcompteurSRAMCNAVrefnext8cpten3sramselect3ssin icondensateurs d'intégrationclkresetstart1FPCA 1 FPCA 2 FPCA 3 FPCA 4 FPCA 5 FPCA 6 FPCA 7 FPCA 8microcontroleurBus analogiquemultiplexeur183PORTSERIEPORTUSBBus numériqueCAN instrumentationacquisition numériqueCNAcomparateursdétection de PA+-+-timerscompteurSRAMCNAgénérateur arbitrairesortie synchroTTLstimulationexternepasse-bas+2,5décalagesortie analogiqueFigure 4-27 : schéma de principe d'un simulateur utilisant les circuits fpca-r. Le détail du chaînage des ASICS n'est pas représenté, seulsles signaux de contrôle sont annotés.+-Chapitre IV : mise en œuvre et applications
Chapitre IV : mise en œuvre et applicationsneurone biologique. Ce générateur doit disposer d'une sortie de contrôle et d'une sortieTTL assurant la synchronisation avec des instruments externes.Un convertisseur analogique-numérique convertit les potentiels de membranes en donnéesnumériques transférées via le port USB. Le circuit choisi (Analog Device AD7891)dispose de huit entrées analogiques multiplexées. Cette approche remplaceavantageusement un système d'acquisition externe, oscilloscope numérique et carted'interface par exemple, et permet de stocker et d'analyser les mesures rapidement.L'exploitation des résultats commence souvent par l'extraction de propriétés temporellesdes potentiels d'actions (PA) : fréquence moyenne, dispersion de fréquence, corrélation dedeux signaux... Pour ce type de mesures, l'enregistrement complet de l'évolutiontemporelle n'est pas nécessaire, il suffit de détecter l'occurrence des PA. Un comparateur àniveau réglable peut servir à cette tâche, un "timer" assurant ensuite la mesure du tempsqui est ensuite transmise au micro-ordinateur. Cette approche limite fortement les taux detransfert et allége la charge de travail du micro-ordinateur. Deux voies sont nécessaires sinous souhaitons étudier les corrélations existant entre deux signaux.La figure 4-27 présente le schéma complet d'un système comportant ces différentspériphériques. Comme pour "microneurone" il est bâti autour d'un microcontrôleur qui estindispensable pour la gestion du port USB. Le port série est aussi conservé pour être utilisépendant les phases de développement. Outre la gestion du port USB, le microcontrôleurgénère les horloges, pilote les différents périphériques et assure la gestion des séquenceurs desASICs "fpca-r". Suivant le type de microcontrôleur il est possible d'utiliser les "timers"intégrés nécessaires à la détection de PA.5.1.2. Organisation du bus analogique.La flexibilité d'usage du système dépend maintenant des choix de l'organisation du busanalogique et du raccordement des différents ASICs et périphériques.Pour huit circuits ASICs "fpca-r" nous proposons l'organisation présentée par la figure 4-28.Rappelons que chaque ASIC dispose de huit broches d'entrée/sortie analogique et permetd'assembler huit neurones "basiques" à deux conductances ou deux, plus complets, à quatre.184
Page 1 and 2:
N° d’ordre : 2324THESEPRESENTEE
Page 3 and 4:
Table des matières2.3.1. Suite log
Page 5 and 6:
Table des matières5.2. Conception
Page 7 and 8:
6Table des matières
Page 9 and 10:
Introduction généralehybrides. No
Page 11 and 12:
10Introduction générale
Page 13 and 14:
12Chapitre I : éléments de neurob
Page 15 and 16:
Chapitre I : éléments de neurobio
Page 17 and 18:
Page 19 and 20:
Page 21 and 22:
Page 23 and 24:
Page 25 and 26:
Page 27 and 28:
Page 29 and 30:
Page 31 and 32:
Page 33 and 34:
Page 35 and 36:
Page 37 and 38:
36Chapitre I : éléments de neurob
Page 39 and 40:
Chapitre II : circuits analogiques
Page 41 and 42:
Page 43 and 44:
Page 45 and 46:
Page 47 and 48:
Page 49 and 50:
Page 51 and 52:
Page 53 and 54:
Page 55 and 56:
Page 57 and 58:
Page 59 and 60:
Page 61 and 62:
Page 63 and 64:
Page 65 and 66:
Page 67 and 68:
Page 69 and 70:
Page 71 and 72:
Page 73 and 74:
Page 75 and 76:
Page 77 and 78:
Page 79 and 80:
Page 81 and 82:
Page 83 and 84:
Page 85 and 86:
Page 87 and 88:
Page 89 and 90:
88Chapitre II : circuits analogique
Page 91 and 92:
Chapitre III : circuits intégrés
Page 93 and 94:
Page 95 and 96:
Page 97 and 98:
Page 99 and 100:
Page 101 and 102:
Page 103 and 104:
Référence.[OHSAKI 94]Méthoded'in
Page 105 and 106:
Page 107 and 108:
Page 109 and 110:
Page 111 and 112:
Page 113 and 114:
Page 115 and 116:
Page 117 and 118:
Page 119 and 120:
Page 121 and 122:
Page 123 and 124:
Page 125 and 126:
Page 127 and 128:
Page 129 and 130:
Page 131 and 132:
Page 133 and 134: Chapitre III : circuits intégrés
Page 139 and 140: 138Chapitre III : circuits intégr
Page 141 and 142: Chapitre IV : mise en œuvre et app
Page 167 and 168: -+-Chapitre IV : mise en œuvre et
Page 183: Chapitre IV : mise en œuvre et app
Page 195 and 196: 194Chapitre IV : mise en œuvre et
Page 197 and 198: Conclusions et perspectives.Les tec
Page 199 and 200: Références bibliographiques.[BUCH
Page 201 and 202: Références bibliographiques.Behav
Page 203 and 204: Références bibliographiques.[KOCH
Page 205 and 206: Références bibliographiques.[MANN
Page 207 and 208: Références bibliographiques.[SARP
Page 209 and 210: 208Références bibliographiques.
Page 211 and 212: 210Annexes
Page 213 and 214: Annexe A : procédé de fabrication
Page 215 and 216: Annexe B : organisation de la RAM d
Page 217 and 218: Annexe C : brochages des différent
Page 219 and 220: 218Annexe D : brochages des connect
Page 221 and 222: IIIIIIII220Ernest JuniorErnest 1Ern
Page 223 and 224: Annexe E : carte "ernest"Les figure
Page 225 and 226: Annexe E : carte "ernest"Les foncti
Page 227: RésuméCircuits et systèmes de mo
show all

Circuits et systemes de modelisation analogique de neurones ...

You also want an ePaper? Increase the reach of your titles

Delete template?

Save as template?