Circuits et systemes de modelisation analogique de neurones ...

More documents

Recommendations

Info

Chapitre IV : mise en œuvre et applications4.3.Exemples de modèles.200 mV10 msV mem (mV)20 A10 msI K0I NaA)B)Figure 4-24 : A) activité tonique d'un modèle à deux conductances et B) visualisation descourants ioniques.Le premier exemple est un modèle simple à deux conductances qui répond à l'équation :CmemdVdtmem I I g (V E ) 0(4.7)NaK"microneurone" permet d'observer la variation du potentiel membranaire (figure 4-24-A) maisaussi des courants ioniques (figure 4-24-B).fuitememfuiteA)50 A 500 mVV memI TB)V mem500 ms50 A 500 mVI T500 msFigure 4-25 : cellule à trois conductances ioniques.Le second exemple comporte une conductance ionique additionnelle I T :CmemdVdtmem I I I g (V E ) 0(4.8)NaKTfuitememfuiteNous avons déjà présenté les propriétés de la conductance calcique I T (voir paragraphe 2.2.2).Associée au canal de fuite, elle supporte une oscillation lente à seuil de déclenchement bas(figure 4-25 A). Si nous ajoutons les deux courants I Na et I K , nous observons l'apparition de"bouffées" de potentiels d'actions rapides qui coiffent cette enveloppe (figure 4-25-B).179
Chapitre IV : mise en œuvre et applications4.4."Microneurone" version 2.0.L'ASIC de remplacement "calvin" sera utilisé avec "microneurone" grâce à une cartepermettant d'adapter son boîtier à 52 broches au support à 44 broches correspondant au circuit"susie". Cependant, seule la fabrication d'une nouvelle version de simulateur permettrad'utiliser sa conductance synaptique, et ainsi d'ouvrir "microneurone" vers les systèmeshybrides.Nous proposons le schéma ci-dessous :clavierport sérieµC 68hc11cna 8 sortiesx 4mux 8/1x 8ASICCALVINR fuiteC mem10 x V memVisualisationdes courantsde conductanceport usbcan 8 voies8StimulationV mempostFigure 4-26 : schéma de principe du simulateur "microneurone" 2.0.Le système reste organisé autour d'un microcontrôleur de type 68HC711E9 et, outrel'utilisation du nouvel ASIC "calvin", les modifications par rapport à la version 1.0 sont lessuivantes : Tous les paramètres sont ajustables électriquement ce qui se traduit par l'utilisation de 4convertisseurs et 8 multiplexeurs. Pour la liaison avec le microordinateur, le port USB (Universal Serial Bus) se substitue auport série. Ce dernier est néanmoins conservé pour faciliter la mise au point du logiciel depilotage du port USB (circuit utilisé : PDIUSBD12 de la société de Philips). Le taux de transfert élevé du port USB (1 Mo/s au maximum) autorise l'acquisition tempsréel des signaux du calculateur. Nous avons donc sélectionné un convertisseur analogiquenumérique (AD7891 de la société Analog Device) pour assurer la conversion numérique.La carte du prototype est en cours de routage en attendant le retour du circuit "calvin" dont lafabrication a été retardée par le fondeur. Pour résumer, ce nouveau système et son nouvelASIC comportent trois atouts majeurs par rapport à la version précédente :180
Page 1 and 2:
N° d’ordre : 2324THESEPRESENTEE
Page 3 and 4:
Table des matières2.3.1. Suite log
Page 5 and 6:
Table des matières5.2. Conception
Page 7 and 8:
6Table des matières
Page 9 and 10:
Introduction généralehybrides. No
Page 11 and 12:
10Introduction générale
Page 13 and 14:
12Chapitre I : éléments de neurob
Page 15 and 16:
Chapitre I : éléments de neurobio
Page 17 and 18:
Page 19 and 20:
Page 21 and 22:
Page 23 and 24:
Page 25 and 26:
Page 27 and 28:
Page 29 and 30:
Page 31 and 32:
Page 33 and 34:
Page 35 and 36:
Page 37 and 38:
36Chapitre I : éléments de neurob
Page 39 and 40:
Chapitre II : circuits analogiques
Page 41 and 42:
Page 43 and 44:
Page 45 and 46:
Page 47 and 48:
Page 49 and 50:
Page 51 and 52:
Page 53 and 54:
Page 55 and 56:
Page 57 and 58:
Page 59 and 60:
Page 61 and 62:
Page 63 and 64:
Page 65 and 66:
Page 67 and 68:
Page 69 and 70:
Page 71 and 72:
Page 73 and 74:
Page 75 and 76:
Page 77 and 78:
Page 79 and 80:
Page 81 and 82:
Page 83 and 84:
Page 85 and 86:
Page 87 and 88:
Page 89 and 90:
88Chapitre II : circuits analogique
Page 91 and 92:
Chapitre III : circuits intégrés
Page 93 and 94:
Page 95 and 96:
Page 97 and 98:
Page 99 and 100:
Page 101 and 102:
Page 103 and 104:
Référence.[OHSAKI 94]Méthoded'in
Page 105 and 106:
Page 107 and 108:
Page 109 and 110:
Page 111 and 112:
Page 113 and 114:
Page 115 and 116:
Page 117 and 118:
Page 119 and 120:
Page 121 and 122:
Page 123 and 124:
Page 125 and 126:
Page 127 and 128:
Page 129 and 130: Chapitre III : circuits intégrés
Page 139 and 140: 138Chapitre III : circuits intégr
Page 141 and 142: Chapitre IV : mise en œuvre et app
Page 167 and 168: -+-Chapitre IV : mise en œuvre et
Page 179: Chapitre IV : mise en œuvre et app
Page 195 and 196: 194Chapitre IV : mise en œuvre et
Page 197 and 198: Conclusions et perspectives.Les tec
Page 199 and 200: Références bibliographiques.[BUCH
Page 201 and 202: Références bibliographiques.Behav
Page 203 and 204: Références bibliographiques.[KOCH
Page 205 and 206: Références bibliographiques.[MANN
Page 207 and 208: Références bibliographiques.[SARP
Page 209 and 210: 208Références bibliographiques.
Page 211 and 212: 210Annexes
Page 213 and 214: Annexe A : procédé de fabrication
Page 215 and 216: Annexe B : organisation de la RAM d
Page 217 and 218: Annexe C : brochages des différent
Page 219 and 220: 218Annexe D : brochages des connect
Page 221 and 222: IIIIIIII220Ernest JuniorErnest 1Ern
Page 223 and 224: Annexe E : carte "ernest"Les figure
Page 225 and 226: Annexe E : carte "ernest"Les foncti
Page 227: RésuméCircuits et systèmes de mo
show all

Circuits et systemes de modelisation analogique de neurones ...

You also want an ePaper? Increase the reach of your titles

Delete template?

Save as template?