Circuits et systemes de modelisation analogique de neurones ...

More documents

Recommendations

Info

Chapitre IV : mise en œuvre et applicationsFigure 4-4 : photographie d'une carte "ernest".Elle comporte cinq ASICs analogiques :- trois ASICs "ernest",- un ASIC "ernest junior",- un ASIC "casimir".Equipée de ces circuits, une carte "ernest" modélise un total de huit conductances ioniques etde deux membranes, chacune associée à son canal de fuite. Les paramètres de type constantede temps sont réglés en changeant manuellement les condensateurs d'intégration sur la carte,les 56 autres paramètres sont ajustés par le biais de 14 convertisseurs numérique-analogique(CNA) quatre voies. Ce sont ces convertisseurs qui sont programmés via le bus numérique dela carte mère, les données séries étant décodées par un circuit logique programmable (FPGAAltera) qui les redirige vers les CNA.Enfin, la topologie des neurones et réseaux à simuler est réalisée manuellement à l'aide desnombreux micro-interrupteurs présents sur la carte.Sur la figure 4-4 il est facile de reconnaître les cinq ASICs analogiques, ainsi que le FPGA quigère la programmation des 14 convertisseurs numérique-analogique.2.1.3. Logiciel.Nous avons contribué à faire évoluer le logiciel qui pilote ce système par l'intermédiaire de lacarte d'entrée/sortie. Comme nous l'avons déjà signalé, trois signaux numériques sontsuffisants pour programmer une carte "ernest". Outre la gestion de ce bus numérique, la carted'entrée/sortie permet aussi d'enregistrer l'activité du bus analogique grâce à ses voies145
Chapitre IV : mise en œuvre et applicationsanalogiques. Le logiciel permet donc de programmer les paramètres des cartes et de les sauversur disque, il présente aussi une fenêtre permettant l'acquisition analogique à la manière d'unoscilloscope numérique (figure 4-5).A) B)C)Figure 4-5 : exemples de fenêtres du logiciel. A) choix de la carte et de l'ASIC dont onsouhaite éditer les paramètres, B)édition et modifications des paramètres "électriques", C)acquisition de données grâce à la fonction oscilloscope.2.2.Premier exemple : modélisation de la boucle thalamique TC-nRt.Comme première illustration des possibilités du banc "vortex", nous présentons dessimulations de la boucle thalamomique de furet ou de cochon d'Inde étudiée par les équipes deneurobiologistes avec qui nous travaillons. L'implémentation électronique des modèles deneurones de cette structure est une étape indispensable pour la réalisation des réseaux hybridesqui seront présentés au paragraphe 3.Avant de présenter les enregistrements de nos neurones artificiels, donnons quelquesinformations sur la fonction de la boucle thalamique.146
Page 1 and 2:
N° d’ordre : 2324THESEPRESENTEE
Page 3 and 4:
Table des matières2.3.1. Suite log
Page 5 and 6:
Table des matières5.2. Conception
Page 7 and 8:
6Table des matières
Page 9 and 10:
Introduction généralehybrides. No
Page 11 and 12:
10Introduction générale
Page 13 and 14:
12Chapitre I : éléments de neurob
Page 15 and 16:
Chapitre I : éléments de neurobio
Page 17 and 18:
Page 19 and 20:
Page 21 and 22:
Page 23 and 24:
Page 25 and 26:
Page 27 and 28:
Page 29 and 30:
Page 31 and 32:
Page 33 and 34:
Page 35 and 36:
Page 37 and 38:
36Chapitre I : éléments de neurob
Page 39 and 40:
Chapitre II : circuits analogiques
Page 41 and 42:
Page 43 and 44:
Page 45 and 46:
Page 47 and 48:
Page 49 and 50:
Page 51 and 52:
Page 53 and 54:
Page 55 and 56:
Page 57 and 58:
Page 59 and 60:
Page 61 and 62:
Page 63 and 64:
Page 65 and 66:
Page 67 and 68:
Page 69 and 70:
Page 71 and 72:
Page 73 and 74:
Page 75 and 76:
Page 77 and 78:
Page 79 and 80:
Page 81 and 82:
Page 83 and 84:
Page 85 and 86:
Page 87 and 88:
Page 89 and 90:
88Chapitre II : circuits analogique
Page 91 and 92:
Chapitre III : circuits intégrés
Page 93 and 94:
Chapitre III : circuits intégrés
Page 95 and 96: Chapitre III : circuits intégrés
Page 103 and 104: Référence.[OHSAKI 94]Méthoded'in
Page 139 and 140: 138Chapitre III : circuits intégr
Page 141 and 142: Chapitre IV : mise en œuvre et app
Page 145: Chapitre IV : mise en œuvre et app
Page 167 and 168: -+-Chapitre IV : mise en œuvre et
Page 195 and 196: 194Chapitre IV : mise en œuvre et
Page 197 and 198:
Conclusions et perspectives.Les tec
Page 199 and 200:
Références bibliographiques.[BUCH
Page 201 and 202:
Références bibliographiques.Behav
Page 203 and 204:
Références bibliographiques.[KOCH
Page 205 and 206:
Références bibliographiques.[MANN
Page 207 and 208:
Références bibliographiques.[SARP
Page 209 and 210:
208Références bibliographiques.
Page 211 and 212:
210Annexes
Page 213 and 214:
Annexe A : procédé de fabrication
Page 215 and 216:
Annexe B : organisation de la RAM d
Page 217 and 218:
Annexe C : brochages des différent
Page 219 and 220:
218Annexe D : brochages des connect
Page 221 and 222:
IIIIIIII220Ernest JuniorErnest 1Ern
Page 223 and 224:
Annexe E : carte "ernest"Les figure
Page 225 and 226:
Annexe E : carte "ernest"Les foncti
Page 227:
RésuméCircuits et systèmes de mo
show all

Circuits et systemes de modelisation analogique de neurones ...

Create successful ePaper yourself

Delete template?

Save as template?