Circuits et systemes de modelisation analogique de neurones ...

More documents

Recommendations

Info

Chapitre IV : mise en œuvre et applicationscarte I/Obus numériquebus analogiquecartemèremicro-ordinateurbus PCIalimentations-5 / +5 Valimentationshuit connecteurs fond de panierFigure 4-2 : schéma de principe de la carte mère. Un micro-ordinateur équipé d'une carted'entrée/sortie permet de piloter le bus série de la carte mère mais aussi de faire l'acquisitiondes signaux de son port analogique.Le brochage du connecteur type HE10 situé en face arrière du simulateur analogique estcompatible avec cette carte d'entrée/sortie (voir annexe D). Sur l'ensemble de ses ressources,quatre signaux numériques, 8 entrées analogiques et une sortie analogique sont employés,mais en fait seuls trois signaux numériques sont indispensables pour piloter le bus numériqueet l’utilisation d’un autre type de carte d'entrée/sortie est donc parfaitement envisageable.Nous pouvons détailler les deux bus qui composent la carte mère :Le bus numérique.AttnValidDataFigure 4-3 : signaux du bus numérique.C'est un bus série qui permet d'envoyer les informations nécessaires à la programmation descartes filles, il est indépendant du type de carte."Le bus numérique est synchrone et unidirectionnel. Il est constitué de 3 lignes nomméesATTN, VALID et DATA, toutes trois actives à l’état 1. Par son intermédiaire on peutprogrammer chacun des paramètres des cartes filles (...). Le début d’émission d’un messageest signalé par une impulsion sur la ligne ATTN. Le transfert des données s’effectue en série143
Chapitre IV : mise en œuvre et applicationssur la ligne DATA, lorsque des impulsions de la ligne VALID indiquent que les bits de donnéesont prêts " (extrait de la thèse de Denis Dupeyron [DUPEYRON 98]).Attention : afin de supprimer des couplages sur la ligne de donnée DATA, les polarités dessignaux ATTN et VALID ont été inversées par rapport à la description de Denis Dupeyron.Elles sont maintenant conforme au diagramme de la figure 4-3. Le bus analogique.Le bus analogique comporte un total de 5 x 8 lignes qui servent à interconnecter les différentsmodules (des conductances ioniques par exemple) des cartes filles et permettent de construiredes modèles de cellules complexes et/ou de réseau.Là encore les signaux et leur distribution sont conformes au protocole initial, seuls deuxsignaux complémentaires ont été ajoutés sur des broches inutilisées.Les tensions sur ce bus correspondent donc aux potentiels membranaire des neuronesmodélisés (ou de leurs compartiments), et le premier groupe (M0-M5) est reporté sur desconnecteurs BNC en face avant et arrière, ainsi que sur le connecteur type HE10 en facearrière pour en faciliter la mesure.Les deux signaux ajoutés sont destinés à la programmation de mémoires analogiques :- Signal Vref : il est prévu pour fournir la tension de référence à programmer dans desmémoires analogiques.- Signal Vprog : il est prévu pour fournir la tension de programmation éventuellementnécessaire au fonctionnement des mémoires analogiques. Un interrupteur situé sur la cartemère permet de choisir entre deux sources, un connecteur BNC situé en face arrière ou uncircuit à pompe de charge (type MAX662) sur la carte mère. Dans ce dernier cas une tensionrégulée de 12 V (courant maximal de 30 mA) est disponible sur Vprog.2.1.2. Carte fille "ernest".Elle a été réalisée par Arnaud Laflaquière [LAFLAQUIERE 98], et nous ne présentons ici queces principales propriétés, pour plus de détail (notamment sur les fonctionnalités des ASICsqu'elle utilise) voir aussi l'annexe E.144
Page 1 and 2:
N° d’ordre : 2324THESEPRESENTEE
Page 3 and 4:
Table des matières2.3.1. Suite log
Page 5 and 6:
Table des matières5.2. Conception
Page 7 and 8:
6Table des matières
Page 9 and 10:
Introduction généralehybrides. No
Page 11 and 12:
10Introduction générale
Page 13 and 14:
12Chapitre I : éléments de neurob
Page 15 and 16:
Chapitre I : éléments de neurobio
Page 17 and 18:
Page 19 and 20:
Page 21 and 22:
Page 23 and 24:
Page 25 and 26:
Page 27 and 28:
Page 29 and 30:
Page 31 and 32:
Page 33 and 34:
Page 35 and 36:
Page 37 and 38:
36Chapitre I : éléments de neurob
Page 39 and 40:
Chapitre II : circuits analogiques
Page 41 and 42:
Page 43 and 44:
Page 45 and 46:
Page 47 and 48:
Page 49 and 50:
Page 51 and 52:
Page 53 and 54:
Page 55 and 56:
Page 57 and 58:
Page 59 and 60:
Page 61 and 62:
Page 63 and 64:
Page 65 and 66:
Page 67 and 68:
Page 69 and 70:
Page 71 and 72:
Page 73 and 74:
Page 75 and 76:
Page 77 and 78:
Page 79 and 80:
Page 81 and 82:
Page 83 and 84:
Page 85 and 86:
Page 87 and 88:
Page 89 and 90:
88Chapitre II : circuits analogique
Page 91 and 92:
Chapitre III : circuits intégrés
Page 93 and 94: Chapitre III : circuits intégrés
Page 103 and 104: Référence.[OHSAKI 94]Méthoded'in
Page 139 and 140: 138Chapitre III : circuits intégr
Page 141 and 142: Chapitre IV : mise en œuvre et app
Page 143: Chapitre IV : mise en œuvre et app
Page 167 and 168: -+-Chapitre IV : mise en œuvre et
Page 195 and 196:
194Chapitre IV : mise en œuvre et
Page 197 and 198:
Conclusions et perspectives.Les tec
Page 199 and 200:
Références bibliographiques.[BUCH
Page 201 and 202:
Références bibliographiques.Behav
Page 203 and 204:
Références bibliographiques.[KOCH
Page 205 and 206:
Références bibliographiques.[MANN
Page 207 and 208:
Références bibliographiques.[SARP
Page 209 and 210:
208Références bibliographiques.
Page 211 and 212:
210Annexes
Page 213 and 214:
Annexe A : procédé de fabrication
Page 215 and 216:
Annexe B : organisation de la RAM d
Page 217 and 218:
Annexe C : brochages des différent
Page 219 and 220:
218Annexe D : brochages des connect
Page 221 and 222:
IIIIIIII220Ernest JuniorErnest 1Ern
Page 223 and 224:
Annexe E : carte "ernest"Les figure
Page 225 and 226:
Annexe E : carte "ernest"Les foncti
Page 227:
RésuméCircuits et systèmes de mo
show all

Circuits et systemes de modelisation analogique de neurones ...

You also want an ePaper? Increase the reach of your titles

Delete template?

Save as template?