Circuits et systemes de modelisation analogique de neurones ...

Chapitre III : circuits intégrés réalisés.La topologie d’un circuit est stockée dans la SRAM par un bit par adresse ce qui permet decharger toutes les topologies de plusieurs circuits en parallèle, en effet, l'entrée de topologiedu circuit Ui est connectée à la broche Di du bus de donnée de la SRAM. Il est ainsi possiblede cascader au maximum 16 circuits avec une mémoire de 16 bits (deux boîtiers 8 bits).Cependant, la taille nécessaire pour le stockage des paramètres serait alors de : 16 circuits x93 paramètres = 1488. Afin d'utiliser des mémoires de 2 k octets (2 11 = 2048), nous nouslimitons à un maximum de 11 circuits, 11 circuits x 93 paramètres = 1023. Le dernier bitd’adresse A10 permet donc de commuter les zones mémoires de paramètre et de topologie :signalramselect3 s .Le compteur externe trois états utilisé (74hc590A) est un compteur 8 bits, il faudra encascader deux pour parcourir les 1023 adresses nécessaires.L’utilisation d’un seul compteur 8 bits limiterait le nombre de circuits cascadables à2 8 adressesseulement 2. ( 2.75).93 paramètresLa position des différentes données en SRAM est précisée par l'annexe B.5.4.Remarques sur la réalisation pratique.L'alimentation unique de 5 V nous contraint à choisir le potentiel le plus bas du circuit commemasse numérique, il n'est donc pas possible d'utiliser une alimentation négative. Les signauxanalogiques que nous manipulons sont bipolaires, mais en raison de cette contrainte, la masseanalogique est décalée de 2,5V par rapport à la masse numérique.En conclusion les différentes alimentations sont les suivantes :numériqueanalogique5V5V2,5V0V0VTableau 3-9 : broches d'alimentations du circuit "fpca-r".Les parties numériques du circuit sont réalisées à partir de la bibliothèque CMOS du fondeur.Pour les nœuds les plus chargés, nous avons cependant utilisé des portes BiCMOS qui, àsurface égale, ont des courants de sorties plus importants. Elles sont signalées sur le schémade la figure 3-27.136