Circuits et systemes de modelisation analogique de neurones ...

More documents

Recommendations

Info

Chapitre III : circuits intégrés réalisés.rafraîchissement, afin que le premier circuit ne redémarre que sous le contrôle du next dusecond circuit.5.3.2. Gestion du compteur externe.Sa remise à zéro est commandée par le dernier circuit de la chaîne grâce au signal next . C'estest un "OU" entre carry et reset ce qui permet de remettre le compteur à zéro lors del'application du signal reset.L’autorisation de comptage cpten3s est un signal trois états afin que les circuits et ledispositif externe permettant le remplissage de la SRAM puissent contrôler le compteur à tourde rôle.5.3.3. Gestion de la SRAM.93 12 bits A10..A0 D15 (msb) D14 ……. D11 D10 ……. D0 (lsb)000hParamètres U005Dh…….3A7hParamètres U103FBh400h7544AhTopologieU10…….Topologie U07FFhTableau 3-8 : organisation de la mémoire de stockage (2 circuits SRAM 2 ko X 8) pour unmaximum de 11 circuits.La sélection de la zone de mémoire utilisée (topologie ou paramètres) est assurée par le signaltrois étatsramselect3 s .135
Chapitre III : circuits intégrés réalisés.La topologie d’un circuit est stockée dans la SRAM par un bit par adresse ce qui permet decharger toutes les topologies de plusieurs circuits en parallèle, en effet, l'entrée de topologiedu circuit Ui est connectée à la broche Di du bus de donnée de la SRAM. Il est ainsi possiblede cascader au maximum 16 circuits avec une mémoire de 16 bits (deux boîtiers 8 bits).Cependant, la taille nécessaire pour le stockage des paramètres serait alors de : 16 circuits x93 paramètres = 1488. Afin d'utiliser des mémoires de 2 k octets (2 11 = 2048), nous nouslimitons à un maximum de 11 circuits, 11 circuits x 93 paramètres = 1023. Le dernier bitd’adresse A10 permet donc de commuter les zones mémoires de paramètre et de topologie :signalramselect3 s .Le compteur externe trois états utilisé (74hc590A) est un compteur 8 bits, il faudra encascader deux pour parcourir les 1023 adresses nécessaires.L’utilisation d’un seul compteur 8 bits limiterait le nombre de circuits cascadables à2 8 adressesseulement 2. ( 2.75).93 paramètresLa position des différentes données en SRAM est précisée par l'annexe B.5.4.Remarques sur la réalisation pratique.L'alimentation unique de 5 V nous contraint à choisir le potentiel le plus bas du circuit commemasse numérique, il n'est donc pas possible d'utiliser une alimentation négative. Les signauxanalogiques que nous manipulons sont bipolaires, mais en raison de cette contrainte, la masseanalogique est décalée de 2,5V par rapport à la masse numérique.En conclusion les différentes alimentations sont les suivantes :numériqueanalogique5V5V2,5V0V0VTableau 3-9 : broches d'alimentations du circuit "fpca-r".Les parties numériques du circuit sont réalisées à partir de la bibliothèque CMOS du fondeur.Pour les nœuds les plus chargés, nous avons cependant utilisé des portes BiCMOS qui, àsurface égale, ont des courants de sorties plus importants. Elles sont signalées sur le schémade la figure 3-27.136
Page 1 and 2:
N° d’ordre : 2324THESEPRESENTEE
Page 3 and 4:
Table des matières2.3.1. Suite log
Page 5 and 6:
Table des matières5.2. Conception
Page 7 and 8:
6Table des matières
Page 9 and 10:
Introduction généralehybrides. No
Page 11 and 12:
10Introduction générale
Page 13 and 14:
12Chapitre I : éléments de neurob
Page 15 and 16:
Chapitre I : éléments de neurobio
Page 17 and 18:
Page 19 and 20:
Page 21 and 22:
Page 23 and 24:
Page 25 and 26:
Page 27 and 28:
Page 29 and 30:
Page 31 and 32:
Page 33 and 34:
Page 35 and 36:
Page 37 and 38:
36Chapitre I : éléments de neurob
Page 39 and 40:
Chapitre II : circuits analogiques
Page 41 and 42:
Page 43 and 44:
Page 45 and 46:
Page 47 and 48:
Page 49 and 50:
Page 51 and 52:
Page 53 and 54:
Page 55 and 56:
Page 57 and 58:
Page 59 and 60:
Page 61 and 62:
Page 63 and 64:
Page 65 and 66:
Page 67 and 68:
Page 69 and 70:
Page 71 and 72:
Page 73 and 74:
Page 75 and 76:
Page 77 and 78:
Page 79 and 80:
Page 81 and 82:
Page 83 and 84:
Page 85 and 86: Chapitre II : circuits analogiques
Page 87 and 88: Chapitre II : circuits analogiques
Page 89 and 90: 88Chapitre II : circuits analogique
Page 91 and 92: Chapitre III : circuits intégrés
Page 103 and 104: Référence.[OHSAKI 94]Méthoded'in
Page 135: Chapitre III : circuits intégrés
Page 139 and 140: 138Chapitre III : circuits intégr
Page 141 and 142: Chapitre IV : mise en œuvre et app
Page 167 and 168: -+-Chapitre IV : mise en œuvre et
Page 187 and 188:
Chapitre IV : mise en œuvre et app
Page 189 and 190:
Page 191 and 192:
Page 193 and 194:
Page 195 and 196:
194Chapitre IV : mise en œuvre et
Page 197 and 198:
Conclusions et perspectives.Les tec
Page 199 and 200:
Références bibliographiques.[BUCH
Page 201 and 202:
Références bibliographiques.Behav
Page 203 and 204:
Références bibliographiques.[KOCH
Page 205 and 206:
Références bibliographiques.[MANN
Page 207 and 208:
Références bibliographiques.[SARP
Page 209 and 210:
208Références bibliographiques.
Page 211 and 212:
210Annexes
Page 213 and 214:
Annexe A : procédé de fabrication
Page 215 and 216:
Annexe B : organisation de la RAM d
Page 217 and 218:
Annexe C : brochages des différent
Page 219 and 220:
218Annexe D : brochages des connect
Page 221 and 222:
IIIIIIII220Ernest JuniorErnest 1Ern
Page 223 and 224:
Annexe E : carte "ernest"Les figure
Page 225 and 226:
Annexe E : carte "ernest"Les foncti
Page 227:
RésuméCircuits et systèmes de mo
show all

Circuits et systemes de modelisation analogique de neurones ...

You also want an ePaper? Increase the reach of your titles

Delete template?

Save as template?