Circuits et systemes de modelisation analogique de neurones ...

Chapitre III : circuits intégrés réalisés.Un dispositif externe, par exemple une carte d'entré/sortie ou un système à microcontrôleur,permet de charger la SRAM avec les valeurs souhaitées. Il génère aussi les différents signauxde contrôle du circuit "fpca-r".Quand nous relâchons le reset, la topologie est chargée, puis start1 permet de démarrer laboucle de rafraîchissement. Lors de l'utilisation d'un seul circuit start2 doit resté invalidé, parcontre après son assertion, start1 restera valide pour ne pas arrêter les cycles derafraîchissement.clkresetstart1DataWEAdresseCARTE I/OclkCOMPTEUROECCLR CCKENWEA[0:10] D [0:15]SRAMD [0:15]OutCNAstart1start2resetclkvrefsinFPCA-R1 C mem1D0ramselect3s cpten3s nextA10start1start2resetvrefsinD1ramselect3sCFPCA-R2 mem2cpten3s nextFigure 3-30 : principe de chaînage pour deux circuits "fpca-r".La possibilité de mise en cascade de plusieurs ASICs "fpca-r" fait partie intégrante desspécifications de ce circuit. Le partage des ressources communes que sont SRAM, compteuret CNA permet d'augmenter le nombre de conductances globalement disponibles en limitantle nombre de circuits périphériques. Nous illustrons ce chaînage par un schéma utilisant deuxcircuits (figure 3-30). Pour un nombre plus important, le principe reste le même, la limiteétant fixée par le temps de maintien des condensateurs de mémorisation. Il faut en effet veillerà ce que la période de rafraîchissement de chaque condensateur reste inférieure à ce temps demaintien.Le protocole de fonctionnement est le suivant : quand nous relâchons le reset, la topologie estchargée en parallèle par les deux circuits, puis start1 permet de démarrer la boucle derafraîchissement du premier "fpca-r", le second démarrera à la fin du cycle du premier grâceau signal next . Cette fois start1 doit être une impulsion moins longue qu'un cycle de134