Circuits et systemes de modelisation analogique de neurones ...

Chapitre III : circuits intégrés réalisés.Les échantillonneurs-bloqueurs sont constitués d'un condensateur et d'un interrupteuranalogique. Les deux points prépondérants dans notre cas sont les problèmes d'injection decharges qui grèvent la précision du stockage, et de courants de fuite dont dépend le temps demaintien. Nous n'avons pas retenu de circuits complexes visant à contrôler les niveaux dessignaux de commande ou à contrebalancer l'injection de charge. Ces types de montage ont unfonctionnement souvent aléatoire ou augmentent énormément la surface de silicium. Cedernier point étant aussi un des critères majeurs de notre conception, nous avons préféré unmontage simple avec des paramètres paraissant raisonnables.Le condensateur de stockage a une capacité fixée à 1 pF, compromis entre une valeur plusélevée qui améliorerait le temps de maintien et la surface nécessaire (14,6 m x 14,6 m avecl'anneau de polarisation de caisson). Les mesures réalisées sur le circuit "annie", qui utilisait lamême valeur, ont démontré un taux de décharge maximum de 0,65 V/s. L'impédance trèsélevée d'un transistor MOS bloqué n'entraîne pas de courant de fuite important, même enconduction sous le seuil. Il est donc inutile de mettre en œuvre de lourds circuits visant àobtenir un blocage "profond" de ces transistors. En fait, la décharge provient, à priori, plutôtdes jonctions bipolaires en inverses des connexions de drains/sources.Les schémas utilisant des transistors fantômes pour annuler l'injection d'un interrupteurNMOS semblent peu efficaces, nous préférons donc un interrupteur CMOS que nouscommanderons avec des signaux bien contrôlés. La fréquence de rafraîchissement étantrelativement faible, le temps d'établissement n'est pas critique et il n'est pas nécessaire deminimiser l'impédance résiduelle des interrupteurs. Nous utilisons donc des transistors detaille minimale qui minimisent la charge stockée ce qui réduit l'injection de charge lors dublocage. Cette taille réduit aussi la surface des jonctions de contacts drain/source et donc lescourants de fuites. Les signaux de commande du NMOS et du PMOS proviennent d'une porte"ET" suivie d'une chaîne d'inverseurs destinée à équilibrer les charges capacitives. Lesinverseurs qui commandent directement les deux transistors MOS "voient" une même chargecorrespondant à une grille d'un MOS de taille minimale. Cette structure permet d'obtenir desfronts de même largeur ce qui est favorable au réarrangement des charges entre NMOS etPMOS, limitant ainsi l'injection dans le condensateur de stockage.Compte tenu du dimensionnement choisi et des paramètres technologiques fournis par lefondeur, nous pouvons évaluer les valeurs maximales de l'injection de charge :128