Circuits et systemes de modelisation analogique de neurones ...

Chapitre III : circuits intégrés réalisés.Afin d'exploiter au maximum les mémoires numériques qui stockent l'état des multiplexeursde topologie, le nombre de ligne du bus analogique doit être un multiple de deux. Avec troisbits par multiplexeur nous obtenons huit lignes ce qui semble suffisant pour réaliser lesconnexions entre différents circuits. Le tableau 3-7 récapitule aussi le nombre total de bitsnécessaire pour l'ensemble des multiplexeurs. Une conductance a son entrée V mem et sa sortieI out connectées sur la même ligne, les multiplexeurs sont distincts mais les trois bits demémoire sont communs. Pour une synapse, en revanche, il faut six bits, trois pour mémoriserla position de la ligne présynaptique et trois pour la ligne postsynaptique (figure 3-24).Pour résumer, il nous faut concevoir un dispositif permettant de charger le registre à décalagedes 75 bits de topologie puis de rafraîchir périodiquement les 93 échantillonneur-bloqueursavec la tension fournie par un convertisseur numérique analogique (CNA) et sa SRAM, tousdeux externes. Les échantillonneur-bloqueurs constituent les mémoires des paramètres des 21éléments analogiques du calculateur. Leurs connexions au bus analogique de 8 lignes sontassurées par des multiplexeurs 8 voies dont l'état est mémorisé par le registre à décalage.Comme pour "annie" nous avons opté pour une architecture permettant que plusieurs ASICssoient mis en cascade et se partagent la SRAM et le CNA.5.2.Conception des échantillonneurs-bloqueurs et des multiplexeurs.Ces deux sous-blocs utilisent des interrupteurs analogiques dont nous avons précisé la théorieau chapitre II. Il s'agit maintenant d'identifier les contraintes propres à nos circuits afin de lesdimensionner.5.2.1. Echantillonneurs-bloqueurs.SinSclkbascule DSoutRazcptinterenconsigneC = 1pFVmemFigure 3-25 : schéma d'un échantillonneur-bloqueur utilisé comme mémoire analogique.127